32位超前进位加法器的设计
最近在做基于MIPS指令集的单周期CPU设计，其中的ALU模块需要用到加法器，但我们知道普通的加法器是串行执行的，也就是高位的运算要依赖低位的进位，所以当输入数据的位数较多时，会造成很大的延迟，影响整个CPU的性能，为了减小...
发表于 2017/4/3 19:48:11
阅读（8475）
IIC 通信协议的Verilog实现
刚刚花了几天时间把 IIC 总算搞懂了一些，查了很多资料，也纠结过于很多细节，不过只要耐着性子，一点点的去理解，去尝试，终会得到你想要的结果，人生不也是吗，嘿嘿~，不闲扯了，下面就写写我的理解以及方法，算是一个总结~----...
发表于 2016/10/17 23:57:43
阅读（8581）
基于FPGA的多功能数字时钟设计
新手，第一次写博客，感觉作为工程师不仅仅要能够在项目的设计上展现自己的专业技能，还要能够为设计做出详细的解释与说明，通过与众多网友的交流沟通，完善自己的缺点，更能结识到志趣相投的朋友，所以我觉得写博客是一个很好的提升自己的方...
发表于 2016/10/2 15:30:52
阅读（9267）
