AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
;
T-Tang
<
>
作者
T-Tang
关注
文章:3 篇
阅读:35107 次
所有分类
笔记(2)
课程设计(1)
随笔(0)
所有标签
FPGA
Verilog
IIC
数字时钟
多功能
超前进位加法器
通信协议
Verilog HDL
阅读排行
32位超前进位加法器的设计
基于FPGA的多功能数字时钟设计
IIC 通信协议的Verilog实现
关注微信公众号
;
Copyright © 2005-
2024
华北计算机系统工程研究所版权所有
京ICP备10017138号-2
;