1. 为PCB优化IO连接

   1）可视化IO连接：PCB设计；

   2）考虑PCB放置和FPGA摆放位置，高速接口；

   3）根据内部资源分配IO；

   4）可视化外部Pin与内部Die pad的关系。
   

2. I/O规划

   1）设置FPGA Configure模式；

   2）定义互换FPGA device；

   3）放置IO ports，clock logic和gigabit收发器。
   

3. 检查IO和Clock分配是否合规

   Visual analysis, DRC, SSN analysis
   

4. 与PCB接口

   IO 约束， IBIS
   

   
   

三种分配IO的策略：

1. 1） RTL之前规划IO

   2）Elaboration Design之后，基于RTL的IO规划

   3）综合之后，基于网表的IO规划（推荐）

   
   

可视化：

1. Package View：   CLK：MRCC,SRCC

                                User IO

                                VCC. GND

                                XADC

                                MGT

                                Config

   Clock Resource:  window->clock resource (先确定始终资源）