killerarthas-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台

1、复位信号与时钟上升沿之间的建立保持时间不满足，不像前仿，采样时间为标准的0-时刻，而综合后，采样时间需要满足各内部触发器、逻辑的setup hold时间，以后做后仿的时候要注意。之前往sync fifo中一写数据就导致rd_en出现X也...

发表于 5/23/2016 10:09:03 PM 阅读（2387）

killerarthas