FPGA-Bryan-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台

1、写地址，先检查ready。写数据：先写1个数据再检查ready，为1继续写下一个数据

发表于 12/1/2017 11:29:32 AM 阅读（2139）

IODELAY微调时钟相位，大范围调节可使用MMCM或PLL

发表于 11/29/2017 9:05:11 AM 阅读（3645）

在多个时钟选择输出1个时，使用BUFGMUX

发表于 11/28/2017 4:24:03 PM 阅读（6055）

在DDR接口中ODDR用于发送时钟和数据；在SDR接口中仅用ODDR转发时钟（仍在时钟树内）；发送多位数据时需要用generate语句例化多个ODDR原语，参见

发表于 11/22/2017 2:23:28 PM 阅读（7221）

BRAM设置界面的配置，如下入中三个框内：1、Oprating

发表于 11/21/2017 6:41:54 PM 阅读（2372）

遵循 Xilinx 建议的复位准则：a) 尽量少使用复位b) 必须复位时采用同步复位c) 确保使用高电平有效的复位d) 避免异步复位（RAMB 和 DSP48 模块中不支持异步复位）当外部给如的复位信号为异步复位时，可通过以下设计转换为同步...

发表于 11/21/2017 3:59:31 PM 阅读（2106）

在vivado中自定义AXI4 IP核时出现如下的警告：[IP_Flow 19-3153] Bus Interface 's00_axi_aclk': ASSOCIATED_BUSIF bus parameter is missing.

发表于 11/20/2017 4:25:15 PM 阅读（7555）

Bryan