条件语句，循环语句，块语句
条件语句：条件语句必须在过程快语句中使用。即在initial和always语句中执行。系统对表达式的值进行判断，若为0，x，z按“假”处理；若为1按真处理。简写方式：if(expression)等同于if(expression==1)if(!expression)等同于if(expression!=1)case语句：
发表于 2/27/2012 8:29:57 PM
阅读（3202）
读和写
如果要执行读引脚时，首先要在这个引脚IO口写1(单片机内部结构的需要，否则的话会在任何时候读入的都是低电平)输入(读引脚)MOVP1,#0FFHMOVP1,#DATA输出(写引脚)MOVP1,#DATA注意：MOVXA,@RI,AMOVXA,@RI都是写操作MOV@DPTR,A要用到的是P0和P2口当作地址
发表于 2/27/2012 7:49:08 PM
阅读（2579）
BCD码
BCD码（Binary-CodedDecimal）亦称二进码十进数或二-十进制代码。用4位二进制数来表示1位十进制数中的0~9这10个数码。是一种二进制的数字编码形式，用二进制编码的十进制代码BCD码的运算规则：BCD码是十进制数，而运算器对数据做加减运算时，都是按二进制运
发表于 2/27/2012 7:32:47 PM
阅读（3245）
赋值语句和块语句
一赋值语句非阻塞（Non_Blocking）赋值方式（如b<=a）(1)在语句块中，上面语句所赋的变量值不能立即就为下面的语句所作用；(2)块结束后才能完成这次赋值操作，而所赋的变量值是上一次赋值得到的；(3)在编写可综合的时序逻辑模块时，这是最常用的赋值方法。eg在always
发表于 2/25/2012 4:57:37 PM
阅读（2851）
运算符
逻辑运算符中的“&&”和“||”的优先级分别低于关系运算符，“！”高于算术运算符(!a)||(a>b)可以写成!a||a>b.为了提高程序的可读性，明确表达式各个运算符元件的优先级关系，建议使用括号。在进行关系运算符时，如果声明
发表于 2/25/2012 4:27:48 PM
阅读（3125）
verilog的特点和c语音的区别
发表于 2/23/2012 6:54:42 PM
阅读（2565）
数据类型
wire型wire型数据类型常用来表示用以assign关键字指定的组合逻辑信号reg型reg类型数据类型的默认初始值为不定值，在always模块中被赋值的每一个都必须定义为reg型。对于reg型数据，其赋值语句的作用就如同改变一组触发器的存储单元的值。reg型数据类型可以赋正直，也可
发表于 2/23/2012 6:35:06 PM
阅读（3320）
模块测试
modulefpgaceshi(out,a,b,sl);inputa,b,sl;outputout;notu1(nsl,sl);and#1u2(sela,a,nsl);and#1u3(selb,b,sl);or&
发表于 2/23/2012 1:25:32 PM
阅读（2707）
模块之间的调用，并用defparamx修改参数？？
在一个模块中改变另一个模块的参数时，需要使用defparam命令。在做布线后仿真时，就是利用这种方法把布线延迟，即通过布线工具生成的延迟参数文件反标注（Back—annotate）到门级Verilog网表上//`include"Top.v"//`include"Block
发表于 2/23/2012 1:22:45 PM
阅读（2894）
通过参数(parameter)的传递来改变定义时已规定的参数值
moduleDecode(A,F);parameterWidth=1,Polarity=1;...endmodulemoduleTop;wire[3:0]A4;wire[4:0]A5;wire[15:0]F16;wire[31:0]F32;Decode#(4,0)D1(A4,F16);//实例D1引用的参数Width和Polarity分别为4和0Decode#(5)D2(A5,F32);/
发表于 2/22/2012 2:43:43 PM
阅读（2832）
常量位宽的问题
减号不可以放在位宽和进制之间，只需在位宽的表达式前面加一个减号，减号必须写在数字定义表达式的最前面如：-8‘d5ofk8d-derror当常量不说明位数时，默认值是32位，每个字母用8位的ASCII值表示如：10=32’d10=32b1010-1=-32d1=32hffff_ffff"
发表于 2/22/2012 2:34:31 PM
阅读（2740）
扇入扇出是门电路的概念
扇入数它取决于门电路输入端的个数例如一个3输入端的与非门，其扇入数N=3。扇出数是指门电路在其正常工作的情况下，所能带同类门电路的最大数目。原意：Thenumberofcircuitsthatcanbefedinput
发表于 2/21/2012 8:47:56 PM
阅读（5491）
HDL设计流程图
发表于 2/21/2012 1:58:58 PM
阅读（2627）
