接上次，fpga的程序部分分为rd19230芯片的接口逻辑模块，波特率产生模块，串口发送模块，按键消抖模块和数据控制。

       接口逻辑模块是一个简单的状态机，根据rd19230芯片的时序图 ihn拉低150ns后enl和enm拉低150ns后 采集io口数据，然后3个控制端口释放。设置一个计数器，每25ms发一个高脉冲，启动状态机。由于数据是16位，数据控制把16位数据分2次发给串口发送模块。按键消抖模块只有一个按键，启动或者停止。

rtl图如下

串口显示图

芯片硬件设置我采用的14位精度，采集到得是源码，所以把16位数据取高14位，转换成10进制乘于权值0.02度得到的结构就是当前角度值。

逻辑资源图

因为资源用的很少，做一个软核，把这个模块挂在plb总线上，结果读数有问题，还要再改进。