(转)Nios II 软件代码优化方法 如何让NIOS编译代码占用最小空间 最快速度
Altera公司的NiosII软核处理器具有完全可定制特性、高性能、较低的产品和实施成本、易用性、适应性以及不会过时等优势。使用NiosII处理器，将不会局限于预先制造的处理器技术，而是根据用户的标准定制处理器，按照需要选择合适的外设、存储器和接口。此外，还可以轻松集
发表于 10/15/2010 10:22:53 PM
阅读（3847）
如何解決Nios II EDS的”Error parsing project STF file”
发表于 10/14/2010 8:21:24 PM
阅读（2564）
只要7步，就能将任何魔方6面还原
首先，破解魔方，我们就要先了解它的结构，魔方共6色6面，每面又分为中央块（最中间的块6个）、角块（4角的块8个）和边块（4条边中间的块12个）。其中中央块只有1个面，他们是固定的结构，所以中央是红色的块，那么其他的红色都要向这个面集中。而且
发表于 10/13/2010 5:13:30 PM
阅读（2261）
SOPC自定义组件AVALON 总线命名规则
本文介绍SOPC定义Avalon总线时的命名规则，如此命名在自定义IP时就可以自动生成对应总线命名和分配。modulemy_multiport_component(//SignalsforAvalon-MMslaveport"s1"avs_s1_clk,avs_s1_reset_n,avs
发表于 10/11/2010 8:57:13 PM
阅读（5826）
NIOS II 开发常见问题
发表于 10/9/2010 2:12:01 PM
阅读（30126）
关于Verilog的可综合性
学FPGA和Verilog一个月有余，借助课本资料和学校配的FPGA学习板，也能在参考别人程序的基础上自己别写一下简单的控制程序，等于是把FPGA当作一个速度快的单片机来使用，菜鸟一个，希望不要见笑！同时也在EDN发表了几篇自己调试成功的小程序～由于之前一直在使用单片机的
发表于 10/8/2010 12:02:17 PM
阅读（2588）
硬件工程师基础知识(转载)
在网上看到的一片文章，感觉很好，希望在以后的两年半学习生活当中能够多多学习一些电子基础知识，并以此为目标，自勉！！硬件工程师基础知识目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。1）基本设计规范2）CPU基本知识、架构、性能
发表于 9/30/2010 1:29:16 PM
阅读（2572）
有关FPGA中.mif文件
发表于 9/29/2010 5:01:47 PM
阅读（2966）
Verilog如何消除毛刺？
0引言现场可编程门阵列(FPGA)是1985年由美国Xilinx公司首先推出的一种新型的PLD。FPGA在结构上由逻辑功能模块排列成阵列，并由可编程的内部连线连接这些功能模块来实现一定的逻辑功能。FPGA的功能由逻辑结构的配置数据决定，这些配置数据存放在片外的EPROM或其他存储器
发表于 9/13/2010 1:18:39 PM
阅读（15211）
WordPress中如何控制首页和列表页内容(摘要)显示的字数
wordpress的首页中只显示文章的摘要？在不使用任何hack和plugin的情况下，有两种方式可以实现：1、使用more标签(缺点：每次都要加一下这个东西，不灵活只能一刀切。优点：方法比较正规不需要改动模版)在你需要截断的地方(就是你的编辑框)加<!-more->代码.在<!&
发表于 9/9/2010 1:13:34 PM
阅读（3403）
SOPC自定义组件AVALON 总线命名规则
1modulemy_multiport_component(2//SignalsforAvalon-MMslaveport“s1″3avs_s1_clk,4avs_s1_reset_n,5avs_s1_address,6avs_s1_read,7avs_s1_write,8avs_s1_writ
发表于 8/18/2010 5:22:51 PM
阅读（4135）
HDL语言常见综合指令
black_box_pad_pin声明用户定义的黑盒的管脚，作为外部环境可见的I/Opad，如果有不止一个端口，列在双引号内，以逗号分开。一般不需要这一属性，Synplify提供了预定义的I/Os。其语法如下object/*synthesissyn_black_boxblack_box_pad_pin="port_list"*/;例如
发表于 8/18/2010 11:39:45 AM
阅读（2751）
用AX88180和FPGA实现千兆网——更高速度的实现
哥发现自己错了，AX88180技术文档中给出的最高发送速度是100MHz，所以哥的PLL是2/1分50MHz的，刚才抽筋想是否可以用125MHz试试，结果点开PLL的向导，发现里面哥的分频怎么是3/2啊，明明在BDF里显示的是2/1吗，不信邪点开.v文件，一看果真是3/2分频的，也就是以上的速度
发表于 8/17/2010 10:18:59 AM
阅读（35333）
用AX88180和FPGA实现千兆网——460Mbit/s实现
上一篇随笔中提到了用AX88180和FPGA实现千兆网的传输，用软件发送是不可能获得高速的，于是用硬件Verilog语言写了发送程序，因为我接受数据不需要高速所以为写接收的硬件程序，逻辑流程还是比较简单的，就是读几个寄存器，然后写几个寄存器，之后将N个数据发送到TX缓存
发表于 8/17/2010 10:18:04 AM
阅读（35726）
用AX88180和FPGA实现千兆网——NIOS II的再认识！
发表于 8/16/2010 10:35:52 AM
阅读（4175）
