;
;

最新博文

0
推荐
4753
阅读

Quartus II 9.0 下载地址及license

0
推荐
13413
阅读

小挫折

最近一周,工作上略有些小挫折,心情略有些低落,有以下的几个事情1.上上周,周四的时候Leader让我把一周的工作小结写好,然后拖到周五因为有个公司重上华尔街的活动,我脑子一昏忘记了……2.由于去培训,又有个很紧急的意见回馈,由于需要言辞,要点仔细斟
0
推荐
6536
阅读

达文西行走中队半日行

今天早上一早8点,烟烟就起来了,昨天为了是否去这个“达文西行走中队”科普的活动,我们纠结了不少,最后我们还是在8点30分出发了,由于烟烟穿得太少,又折回来一次,算是35分出发。上海的城市交通已经有很大的改善,但是无法改变大城市参加活动的低效率,我
0
推荐
5463
阅读

MSP430的软硬件C延时程序设计

MSP430是超低功耗16位单片机,越来越受到电子工程师亲睐并得到广泛应用。C程序直观,可读性好,易于移植和维护,已被很多单片机编程人员所采用。MSP430集成开发环境(如IAREmbeddedWorkbench和AQ430)都集成了C编译器和C语言级调试器C—SPY。但是C语言难
0
推荐
6105
阅读

ADuC7027的第九个实验——定时计数器

定时器0设置为1/128秒中断1次;定时器1做为实时时钟,由串口显示时间;定时器2设置为40ms中断一次;定时器3设置为200ms中断一次。从这里下载整个程序包:4791175712300.rar
0
推荐
3200
阅读

NIOS:NIOS常用函数详解

NIOSII常用函数详解IO操作函数函数原型:IORD(BASE,REGNUM)输入参数:BASE为寄存器的基地址,REGNUM为寄存器的偏移量函数说明:从基地址为BASE的设备中读取寄存器中偏移量为REGNUM的单元里面的值。寄存器的值在地址总线的范围之内。返回值:-函数原型:IOWR(BASE,REGNU
0
推荐
4930
阅读

基础知识:什么是负载&分类?

通常我们所说的负载是指电阻,物体都具有电阻,超导(环温)除外;而物体电阻在不同频率交流电下所表现出不同的负载效应,又呈感性负载和容性负载现象。通常的用电器中并没有纯感性负载和纯容性负载。因为这两种负载不做有用功。只有在补偿电路中才使用纯感性负载或纯容
0
推荐
5160
阅读

USB 3.0标准尺寸结构

USB的LOGO
0
推荐
3789
阅读

[笔记].SD存储卡引脚定义.[SD Card]

注:S:电源;I:输入;O:输出(推挽式);PP:输入/输出使用推挽式驱动
0
推荐
5044
阅读

[原创].关于编写Nios II的延时函数的一点心得.[Nios]

平台硬件:nios/f100MHz软件:内容0一点说明本文仅讨论所述平台的一点心得,若其他等级的nios或优化,请自行研究。1usleep()有多准参考[笔记].怎样使用NiosII中的timestamp_timer?.[NiosII][SOPCBuilder],我们做以下实验:代码1本文所用测试代码模板#incl
0
推荐
3514
阅读

[笔记].怎样消除pointer targets in passing argument n of 'func_xxx' differ in signedness警告.[C][Nios II]

当我编译上边的代码时,NiosIISBTE就会报出如下的警告。告知我第3个参数类型不匹配。pointertargetsinpassingargument3ofili_PutStringdifferinsignedness其中ili_PutString的函数原型如下:voidili_PutString(u16x,u16y,u8*s,u32fColor,u32bColor);无奈,干脆强制转换
0
推荐
3438
阅读

NIOS II 处理器性能测试(转)

本文对NiosII处理器的经济型NiosII/e和快速型NiosII/f在不同的优化方式下测试其性能,测试了以下代码的运行时间。1、Printf//文件打印2、usleep(1000)//睡眠时间3、IOWR_ALTERA_AVALON_PIO_DATA//端口读写测试代码如下:#include#include"system.h"#include&q
0
推荐
4018
阅读

FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 (实现最大的利用价值)

FPGAVerilog硬件描述+NIOSII软核设计EPCSFLASH容量解读(实现最大的利用价值)一些基本外设(NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等)(SOPCIP设计)QuartusIIVerilogTOPFile综合后QuartusII报表可见,差不多用了1/2的FPGA,相当于120KB的二进制文件NIOSII中Wate
0
推荐
3994
阅读

SAE标准的设计构想2

现在开始分析CP电路,我分析的结果好像与标准的数值略有不同,有点奇怪。这里首先把所有的参数进行定义:注意,在标准上定义的等效数值是取整而来。3%是标称误差1%极化而来,这一点基本已经成为共识,注意这是金属铀膜的厚膜贴片电阻。按照上面的等效,需要在S1的地方使
0
推荐
4042
阅读

SAE标准的设计构想1

这个周的业余时间基本都花在了SAE1772上,前面写过一篇文章是关于SAE1772的安全考虑,但写得并不是在点子上,从这份带有强烈的推荐性和技术性的标准上,可以解读出来不少的东西,是我们系统设计和硬件设计必不可少的参考材料。这份标准总体而言,前期是围绕功能介绍展开
;
;