最新博文
0
推荐 3672
阅读
推荐 3672
阅读
Cyclone2 vs Cyclone3(二)
IOElementCyclone2的IOEs包含有一个双向Buffer，以及三个寄存器(OutputEnable,input,output)；Cyclone3的IOEs包含有一个双向Buffer，以及五个寄存器(OutputEnable,twoinputs,twooutput)，也就是说Cyclone3的IOEs能够以更好的时序支持DDR输出，当我们需要DDR输出，可以把
0
推荐 2318
阅读
推荐 2318
阅读
motorola芯片分类
1.dsp(1)dsp56300(2)dsp56800(3)dsp56810(4)MSC8100(starcore)(5)dspdevelopmenttools(hardwaresoftware)(6)dspachives2.Microcontrollers(1)8-bitMCH68CH05MCH68CH08MCH68
0
推荐 1284
阅读
推荐 1284
阅读
怎么合理的使用齿轮减速机
怎么合理的使用齿轮减速机新闻来源：http://www.shfumai.com要想使用减速机，首先要安装减速机，在安装的过程中也要注意一些事项，由于减速机的工作需要稳定才能提高其工作效率，所以减速机的安装一定要稳定，安
0
推荐 1165
阅读
推荐 1165
阅读
成功网站文案写作技巧
本文来源：网站建设-网站制作|网络营销专家慧云科技-黑暗伯爵潜在客户浏览网站，从挑选产品到最终购买，其实是一个站长说服用户的过程。在线下，业务人员是通过与用户面对面的交流沟通；在线上，这个说服的过程最主要是通过
0
推荐 1618
阅读
推荐 1618
阅读
0
推荐 1822
阅读
推荐 1822
阅读
0
推荐 4136
阅读
推荐 4136
阅读
0
推荐 4789
阅读
推荐 4789
阅读
用verilog设计串口发送模块 带激励源（原创）
学单片机时是从串口开始的，学FPGA仍旧从串口开始，谁让它是最简单的呢？串口发送模块对外接口为：(下面给出的仅为1启动位，8个数据位，1个停止位，无奇偶校验)发送管脚：t
0
推荐 3669
阅读
推荐 3669
阅读
See Physics Hardware Instruction
小盒子我要开始收集有关linux一些常用的指令，希望大家知道的给予多多的支持哦。。。。。。linux:内存:cat/proc/meminfocpu:cat/proc/cpuinfo硬盘:df-h-T(nodevice的设备看不到)fdisk-l可以在redhat9.0中看;redhat企业版不行. 
0
推荐 8559
阅读
推荐 8559
阅读
STM学习笔记（13）-认识ADC兼进一步看懂STM的库
前面的东西学过，自然就到了ADC了，STM32的AD功能，那是相当的强大，可以设置的东西很多，所以要好好看看。正好，前面的学习对于库还是一知半解的，借此机会也多了解一些有关库的知识。ADC是多少位的？12位ADC有多少个？1个、2个或多至3个，视不同的器件而不同；每个又
0
推荐 7745
阅读
推荐 7745
阅读
0
推荐 16239
阅读
推荐 16239
阅读
转篇-cadence布局布线常见问题详解
1．怎样建立自己的元件库？建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是partdeveloper.首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义：Definemylibd:\board\mylib(目录所在路
0
推荐 13031
阅读
推荐 13031
阅读
TTL和CMOS的基本知识
最近总结了下TTL和CMOS的基本知识，供大家参考，不好的地方请批评指正。谢谢TTL电平：输出高电平〉2.4V一般输出高电平是3.5V输出低电平〈0.4V一般输出低电平是0.2VCMOS电平
0
推荐 31684
阅读
推荐 31684
阅读
ActiveSync 与 Pocket PC 2003 仿真器 建立同步
用VS开发近一个月了，调试嵌入式程序自然少不了仿真器，突然有种想法，想把仿真器和ActiveSync进行同步连接，上网查了一些资料，动手做了一下，还成，连上了...1、您要先上网上下载一个MicrosoftActiveSync（我用的是中文4.2版），安装后，运行该程序，打开“文件&
0
推荐 34229
阅读
推荐 34229
阅读
验证语言：SVA与PSL的几点分析
关于为什么要使用验证语言网络上已经说了很多，wind330进入FPGA行业日子尚浅，也无法给出很精辟的讲解，所以不再赘述。结合自己看的一些资料，抛出一些砖头，希望有不同见解的同行也能提出供大家探讨。SVA可以继承SystemVerilog表达式的特性，如数据类型，语法，能直接
