最新博文
0
推荐 1634
阅读
推荐 1634
阅读
DES加密算法小结2
在1.2.3步中形成了48位的right值,需要把48位的right值转换成32位的right值.把right视为由8个6位二进制块组成,a,b….h都是6位,强制转换成10进制整数的值都不大于64,a,b…h转成10进制整数后,在对应的表中根据转换后整数值取得对应位置的替代值,a对应表7.1b对
0
推荐 1843
阅读
推荐 1843
阅读
0
推荐 4657
阅读
推荐 4657
阅读
60个中国顶级电子技术网站
电子网址大全(60个中国顶级电子技术网站)以下是一位高级电子工程师归纳总结的60个电子行业技术网站,电子工程师必备网站.资料(PDF芯片)查询类网站:IC/PDF查询http://www.21icsearch.com电子元器件查询http://www.chinadz.com/IC/PDF查询&n
0
推荐 4490
阅读
推荐 4490
阅读
个人归纳出一个很有效的信道均衡方法
在数字通信系统设计中，常常需要设计相应的均衡器来扭转信道的失真，其中信道就是信号失真的来源。如果这个信道是一个LTI（线性时不变）系统的话，均衡器和信道级联之后就可以达到很好的“扭转失真”的效果；否则，一定程度的“扭转误差”在所难免
0
推荐 3640
阅读
推荐 3640
阅读
PLL专用输出管脚带来的反思
这个视频采集的项目FPGA原型设计上还真是难不倒我，只不过硬件管脚分配上的粗心大意让我吃尽了苦头。掐指算算从5.1加班时拿到PCB，到今天也不到两周，已经排除基本故障，把AV视频信号像模像样的显示在了液晶屏上，只不过还有一些美中不足的BUG还需要下一阶段花上未知个
0
推荐 3124
阅读
推荐 3124
阅读
关于NT内核的apc机制
AsynchronousProcedureCalls(APCs)areafundamentalbuildingblockinNTsasynchronousprocessingarchitecture.AnunderstandingofthismechanismisessentialtobetterunderstandhowNTworksandperformsseveralcoresystemoperations.Basically,APCsallowuserprogramsandsystemco
0
推荐 2118
阅读
推荐 2118
阅读
VB源码之友2006正式发布了，欢迎大家下载使用
工具栏功能：1、【添加模块说明】（图标①）：在每个VB模块的起始行添加该模块的说明信息。2、【添加函数说明】（图标②）：在指定的函数（或过程）的起始行添加该函数（或过程）的说明信息。3、【添加出错处理】（图标③）：在指定的函数（或过程）中添加出错处理信息
0
推荐 2833
阅读
推荐 2833
阅读
美国用DNA创造出自组装光学计算机
美国杜克大学(DukeUniversity)的研究人员，成功利用了DNA(脱氧核醣核酸)──也就是一种双螺旋状的基因信息载具──创造出自组装(self-assembling)的逻辑电路，能运用光来进行二进制运算与通讯。杜克大学普拉特工程学院(PrattSchoolofEngineering)的电子与计算机工
0
推荐 2130
阅读
推荐 2130
阅读
基于EDK11.X的XUPV5的BSP包
xupv5的主页上还只是提供基于10.1.X的BSP，现在我把基于EDK11.X的BSP放在这里，也许会有人用到。最初是基于EDK11.3的。主要和10.1.X的BSP不同之处在于一些高速外设的约束。EDK-XUPV5-LX110T-Pack4666908607271.zip
0
推荐 5354
阅读
推荐 5354
阅读
《Verilog HDL 综合实用教程》读书笔记——锁存器、触发器 (2007-02-27 08:29:05)
锁存器是电平触发，触发器是边沿触发。锁存器：推导出锁存器的一般规则是，如果变量未在always语句所有可能的执行过程中被赋值，就推导出锁存器。如果变量在if的所有分支中都被赋值则综合成组合逻辑。case、casez、casex可转成if、else形
0
推荐 2893
阅读
推荐 2893
阅读
AD0809 FPGA实现的程序：（verilog）
moduleAD0809(clk,//脉宽（至少100ns）rst_n,&nbs
0
推荐 3617
阅读
推荐 3617
阅读
AD0809 FPGA实现的程序：（VHDL）
LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYAD0809ISPORT(D:INSTD_LOGIC_VECTOR(7DOWNTO0);CLK,EOC:INSTD_LOGIC;CLOCK:INSTD_LOGIC;ALE,START,OE,LOCK0:OUTSTD_
0
推荐 3652
阅读
推荐 3652
阅读
FPGA设计中的电平表示
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：Transistor-TransistorLogic三极管结构。Vcc：5V；VOH
0
推荐 2739
阅读
推荐 2739
阅读
LTC1569滤波器在信号调理模块中的应用
1引言信号调理电路是数据采集器中不可缺少的一部分。随着数据采集技术不断发展，对信号调理电路的要求也越来越高，其电路设计的优化程度直接关系到数据采集器的精度和稳定性。而滤波电路则是信号调理模块的关键所在。普通有源滤波器是由运算放大器和电阻、电容组成，但
