quartus 和 modelsim中的注意事项
quartus和modelsim中的注意事项2015年7月2日byshawge在《TheIEEEVerilog1364-2001Standard》标准中，允许只有1bit的wire型变量不需要事先声明直接使用。如下代码在quartus中以verilog2001编译不会报错，但是在modesim中就会报错。即在quartus中你可以如下写
发表于 7/14/2015 7:17:21 PM
阅读（6329）
