在modesim中显示状态机变量参数名的两种方法及比较
在modesim中显示状态机变量参数名的两种方法及比较2015年6月24日byshawge对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法：1.通过modelsim的virtualtype命令来实现。2.通过条件编译指令来实现
发表于 7/14/2015 7:20:51 PM
阅读（3858）
