最新博文
0
推荐 7164
阅读
推荐 7164
阅读
0
推荐 16087
阅读
推荐 16087
阅读
使用tcl命令保存vivado工程成.tcl文件和使用.tcl文件恢复vivado工程的方法
把vivado工程保存成.tcl文件，有两种方法，分别是： ① 使用tcl命令：在打开的vivado工程中，在tcl命令输入行，输入如下命令，write_project_tcl { d:/work/system.tcl}，...
2
推荐 6233
阅读
推荐 6233
阅读
vivado中几种仿真
关于BSP——BSP全称board support package，一般翻译为板级支持包，它主要是在系统上电后进行一些基本的初始化，BSP一般是和特定的硬件平台以及操作系统相关的。在大多数情况下，BSP里面会包含大部分的驱动程序。关于Sta...
1
推荐 5268
阅读
推荐 5268
阅读
我的vivado之路从此开始
我今天开始学习vivado，希望能在有限的最短的时间里掌握，达到为我所用的程度，完成项目上的算法实现，为自己加油……
0
推荐 18678
阅读
推荐 18678
阅读
vivado约束文件报错
'set_property' expects at least one object报XDC里面的set_property找不到正确的object，这个在vivado后续版本中都显示为警告，一般都是处于object的port名大小写问题。X...
1
推荐 8636
阅读
推荐 8636
阅读
Vivado中综合实现和出bit文件
接上一节的把IP搭建成原理图，这节说下综合实现和出bit文件。各Block都搭建完成后，选中这个bd右键，Generate Output Products主要是把IP参数和连接信息update到project中，同时也会检查错误。（一般sy...
1
推荐 11012
阅读
推荐 11012
阅读
Vivado中新建工程或把IP搭建成原理图
上一节说了怎么建自己的IP，下面把自己的设计方案用IP的方式搭建成原理图。新建project选择芯片型号xc7z020clg400-1既然vivado是按照IP原理图来设计的，首先是要添加block直接从IP Catalog中选择想要的IP...
1
推荐 12349
阅读
推荐 12349
阅读
Vivado中将verilog代码封装成IP
Xilinx的Vivado采用原理图的设计方式，比较直观适合大型项目，我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口第一大部分 选择source文件先新建一个project，把要pack...
1
推荐 6217
阅读
推荐 6217
阅读
《Xilinx FPGA设计权威指南》实验
从零开始学习zedboard错误：《Xilinx FPGA设计权威指南》实验lab3，进行到自定义AXI LED_IP核时，通过系统自动配置总线端口，出现ASSOCIATED_BUSIF未定义的错误。解决方案：定义时钟口aclk的参数一栏，...
0
推荐 5437
阅读
推荐 5437
阅读
vivado仿真设计流程
1. 建立工程2. 添加源文件，运用verilog HDL描述电路3. 综合，产生网表，直观的门级电路描述4.仿真 需要编写激励源一般模式：添加一个.v文件，编写模式module test_top;/*输入定义为reg类型，因为要在i...
