新书封面定型了！！！
上次出版社给了两个选择方案，得到了广大网友的肯定，同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面，这次是定型后的封面了，希望大家能够喜欢，也非常感谢给出建议和意见的各位网友。
发表于 6/12/2015 5:16:32 PM
阅读（2381）
【技术分享】打破流水实现面积优化
2.1打破流水线打破流水的方法与上一章介绍的为提高吞吐量使用的展开循环的方法是一个相反的操作。通过上一章的介绍，我们知道当展开循环创建流水的时候，需要消耗更多的面积，因为我们需要更多的资源来保存中间值或者
发表于 2/7/2014 4:13:02 PM
阅读（2710）
【技术分享】时序分析及优化实例介绍
时序优化实例演示这个实例我们来看看如何对设计进行时序优化，假设设计的顶层框图如图1所示，该设计在两个系统之间实现了一个POS-PHY第三层链路。图1：POS-PHY顶层设计框图
发表于 1/20/2014 11:23:11 AM
阅读（5420）
【技术分享】改善代码风格，通过重组关键路径优化时序
1.3．5通过关键路径重组来优化时序第五个用于提高时序性能的策略我们称其为路径重组，即通过重组数据流上的路径达到最小化关键路径的目的。这个技巧通常用于关键路径是由多个路径组合而成的场合，而且这些被组合的路径
发表于 1/15/2014 3:15:55 PM
阅读（4464）
【技术分享】改善代码风格，利用寄存器平衡优化时序
1.3．4通过寄存器平衡来优化时序第四个用于提高时序性能的策略我们称其为寄存器平衡，从概念上来讲，该方法是将任两个寄存器之间的逻辑重新平均分配，以最小化这两个寄存器之间的最大延时。这个技巧通常用于关键路径和
发表于 1/10/2014 10:09:02 AM
阅读（3325）
【技术分享】速度优化之降低延迟
1.2低延迟优化所谓的低延迟设计是指尽可能快让数据从输入到输出通过设计，我们可以通过最小化中间处理的延时来达成此目的。常常，一个低延迟设计需要并行处理，移除一些流水线操作。有时候甚至需要改变一下原本逻辑设
发表于 1/8/2014 3:54:34 PM
阅读（2573）
【技术分享】面积优化之打破流水线
2.1打破流水线打破流水的方法与上一章介绍的为提高吞吐量使用的展开循环的方法是一个相反的操作。通过上一章的介绍，我们知道当展开循环创建流水的时候，需要消耗更多的面积，因为我们需要更多的资源来保存中间值或者
发表于 1/2/2014 1:07:04 PM
阅读（2231）
【技术分享】FPGA高级设计实例-时序优化之设计结构扁平化
翻译《AdvancedFPGADesignArchitecture,Implementation,andOptimization》一书部分章节，不是因为舍不得花钱买已出版的翻译版本，只是真心觉得翻译的很坑爹，所以把一些有用的章节按照自己的理解编译出来，一方面可以作为内部参考，另一个方面可以加深自己对原版的理解
发表于 12/16/2013 3:40:03 PM
阅读（2870）
【技术分享】翻译：FPGA高级设计第一章之时序优化
1.3时序优化时序一般是指一个设计的时钟速度，一个设计中的任何两个时序单元之间最大延时将决定这个设计的最大时钟速度。理想的时钟速度是存在于底层的抽象，而不是本书别处讨论的速度面积平衡中的速度。因为时钟速度
发表于 12/16/2013 12:59:07 PM
阅读（2743）
