湘攸客

新书封面定型了!!!

上次出版社给了两个选择方案,得到了广大网友的肯定,同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面,这次是定型后的封面了,希望大家能够喜欢,也非常感谢给出建议和意见的各位网友。

【无线】所见即所得之Stratix和Cyclone架构EDA及学术开发功能描述

Stratix和Cyclone架构EDA及学术开发功能描述1.概述本文是Stratix和Cyclone器件架构中各种所见即所得原语用户手册的部分内容。本文为设计者可以或者更详细的细节,确保在设计布线的时候能够更容易让设计布通。使得设计

【无线】所见即所得StratixII之EDA及学术开发功能描述

1.概述同Stratix/Cyclone。2.逻辑单元(LogicCell)描述在以前的架构中(比如Cyclone),单个LE包括一个组合逻辑和寄存器。对于StratixII来说,组合逻辑和寄存器被单独分开到两个部分,原语创建的时候也不象Cyclone和Stratix那样,而是通过lcell_comb(组合逻辑部分)

【无线】CycloneII之EDA及学术开发功能描述

1.概述同Stratix/Cyclone。2.逻辑单元(LogicCell)描述在以前的架构中(比如Cyclone),单个LE包括一个组合逻辑和寄存器。对于CycloneII来说,组合逻辑和寄存器被单独分开到两个部分,原语创建的时候也不象Cyclone

新书《深入理解Altera FPGA 应用设计》出版倒计时

内容简介本书结合作者多年工作实践,以开发流程为主线,通过大量实例详细介绍了FPGA开发、调试方面的一些基本方法和独特技巧;提出了一种“自动化”开发设计的理念,即通过批处理加脚本的方式自动完成FPGA设计工程的建立、编译和转移,以

ALTERA的FIFO的读写控制

为了防止数据堵塞在FIFO里,所以不使用FIFO的almostempty和almostfull来控制避免对满FIFO的写以及对空FIFO的读。假如简单的使用FULL信号来控制FIFO的写,那么就会出现下图所示的对满FIFO的写操作,这样就会丢失一个数据。上述FIFO

Virtual JTAG调试平台开发记录

http://www.alteraforum.com.cn/showtopic-1320-3.aspx

控制FPGA上电、配置以及初始化时间

控制FPGA上电、配置以及初始化时间有些系统有上电顺序要求,这里要讨论的不是各种电源的上电顺序(电源上电顺序可以通过电源管理芯片实现),而是如何控制系统中不同主芯片开始工作的顺序。比如这么一个系统,硬件设计为PCI的插卡,板卡

使用SignalProbe

FPGA的验证调试,仿真喜欢使用ModelSim,调试喜欢使用Altera的SiganlTapII。最近有个板子由于在硬件设计的时候没有预留JTAG,导致无法使用SignalTapII,调试的时候只能借助示波器。偶尔研究使用了下SignalProbe,简单地说,SignalProbe就是将内部node引到外部pin上。&nb

SignalTapII和Virtual JTAG可以同时运行?!

SignalTapII添加节点变“红”问题解析

在使用SignalTapII的时候经常碰到两类问题,一类问题是有时候有些节点在nodefind里找不到,也就是说无法添加到SignalTapII的检测窗口;另一类问题是添加进去的节点显示红色,编译加载后也无法正常监测。&n

在ModelSim SE版本中提取Altera库(3)

在(1)中介绍了提取库的具体步骤,但是到底应该提取那些库呢?下面来介绍。总的来说一般分为2中库,即用于功能仿真的功能库,和用于时序仿真的器件库。而由于语言的不同,有分为基于VHDL的库和基于Verilog的库。ModelsimSE提取Altera库:(注意某些库的编译顺

在ModelSim SE版本中提取Altera库(2)

说明:在“在ModelSimSE版本中提取Altera库(1)”一文里提到了在6.3b版本下提取altera库的方法,这里介绍当ModelSim升级后如何快速利用以前已经提取好的库。安装ModelSim6.5a,直接从原来6.3b的版本提取已编译好的Altera仿真库中导入到新版本中,这样可

在ModelSim SE版本中提取Altera库(1)

说明:1、ModelSim版本是ModelsimSEPLUS6.3b;2、此文从我EDNchina博客转入。1.路径选择启动modelsimse仿真工具,在主窗口中选择【file】→【changedirectory】命令,将工作目录改变到你想存放仿真库的目录,点击【ok】.(可以事先建立好需要