edadoc2003

EDADOC一博技术专栏:每周2篇PCB设计、SI仿真原创技术文章。一博在这里恭候大家。 一博,PCB设计,制板,物料代购,贴片组装。了解更多www.edadoc.com

走进JEDEC,解读DDR(中)

上次的问题Vref偏移对DDR会造成什么影响,其中有比较重要的一个点就是会影响setuptime和holdtime,这两个参数和Vref又有什么关系呢,还有JEDEC中讲的derating又是什么东西呢?

走进JEDEC,解读DDR(上)

之前已经讲过DDR的前世今生,以及DDR的各种功能探秘,基本上对于DDR,我们已经有了比较深刻的认识,接下来就是利用我们已有的标准,去解读DDR。通常,DDR设计完成之后 ,对信号质量并没有一个完全确定的概念,需要我们通过仿真和测试的手段去...