AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
waljj
一个简单的AD采集程序
modulead_test(CLOCK_50,ADA,A
Altera
发表于 2012/10/30 10:27:04
阅读（3750）
«
1
»
作者
waljj
关注
文章:24 篇
阅读:129003 次
所有分类
FPGA(10)
verilog(3)
时序约束(3)
EDA(3)
项目(1)
高速电路(1)
可编程器件(1)
自由话题(1)
信号完整性(0)
默认(1)
所有标签
Altera
Xilinx
数码相框
转折频率
QXP
拜金主义
阅读排行
FPGA配置注意事项--AS模式
分析Cyclone IV器件IO中的Slew
对input delay max min自己
高速FPGA系统板级设计
一片FPGA芯片需要多少电源?
对于分频时钟产生的多频率时钟的约束分析
系统设计初期如何对FPGA芯片进行选型
对信号的预加重处理的讨论
一个SignalTap II的使用技巧
一个简单的AD采集程序
关注微信公众号
Copyright © 2005-2020 《电子技术应用》版权所有
京ICP备10017138号
