对边沿对齐源同步输入端口的约束
相对于FPGA来说，边沿对齐源同步输入端口，指的是FPGA同时接收外部器件传过来的数据和时钟信号，并且用接收到的时钟信号去锁存传过来的数据。模型如下图所示：对此模型进行约束，分下面几个步骤：1.对时钟的约束。建立virtual，base和generatedclocks。virtualclo
发表于 11/28/2012 3:07:09 PM
阅读（4709）
续上一篇进行输入端口到寄存器的setup时序分析
上一篇博文对inputdelaymax公式进行了分析。下面举一个实例，进一步的进行分析，以便加深理解。对于源同步的clocksetupslack的计算官方文档给出的公式如下图：根据上一篇博文：inputdel
发表于 11/10/2012 11:46:01 AM
阅读（3860）
