FPGA和CPLD基本结构
一、FPGA的基本结构FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下：1.可编程输入/输出单元（I/O单元）&
发表于 2/25/2012 8:12:44 AM
阅读（2755）
systemverilog学习的一个好网站
http://www.asic-world.com/systemverilog/index.htmlhttp://www.synopsys.com/SystemVerilog/
发表于 2/25/2012 8:12:13 AM
阅读（2594）
做个精致的电子工程师【转】
今天是我24岁的生日，很想写篇文章纪念一下，稀里糊涂毕业15个月了，马马虎虎工作了，傻了吧叽失恋了，整天陪在电脑旁边，结果发现网络的世界还真是有种不一样的疯狂！一年多内平均每天上网的时间是6个小时，在大量的网络垃圾中掏出了一些精华……除了技术
发表于 2/25/2012 7:56:11 AM
阅读（3167）
十问Chris Rowen：听微处理器大师讲SoC设计的前世今生
即便放眼整个IC行业，像ChrisRowen博士这般爱谈技术，同时又可以讲得如此深入浅出的，着实少见。他可以一边举起手中的iPhone做各种演示，也可以拿起随手拾见的小纸条写写画画来加强语气。他咬字无比清晰准确（尤其在诸如Interestingly或者particularly这类副词的时候会
发表于 2/25/2012 7:35:53 AM
阅读（1809）
FIFO 深度！
如果数据流连续不断则FIFO深度无论多少，只要读写时钟不同源同频则都会丢数；FIFO用于缓冲块数据流，一般用在写快读慢时，FIFO深度/（写入速率-读出速率）=FIFO被填满时间应大于数据包传送时间=数据量/写入速率例：A/D采样率50MHz,dsp读A/D读的速率40MHz,要不丢失
发表于 2/25/2012 7:30:21 AM
阅读（2544）
DES算法的介绍和实现(上)
一.DES算法介绍DES(DataEncryptionStandard)算法，于1977年得到美国政府的正式许可，是一种用56位密钥来加密64位数据的方法。虽然56位密钥的DES算法已经风光不在,而且常有用Des加密的明文被破译的报道,但是了解一下昔日美国的标准加密算法总是有益的,
发表于 2/25/2012 7:29:36 AM
阅读（2043）
