Verilog HDL语言在FPGA/CPLD开发中的应用
近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬
发表于 2011/6/29 9:41:57
阅读（1766）
分频器的verilog HDL描述
偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下
发表于 2011/6/28 14:03:23
阅读（1657）
Verilog代码优化之case语句
可综合的verilog是一个，最优化的代码也是一个，所以就想说说这方面的问题，算是自己攒的一点经验分享吧，可能会有所欠缺或者说的不太对，还望EDN的各路高手指点。那就先从case语句和if…else语句开始吧。代码一：moduletest_3(clk,rst_n,data,add);inputclk;inpu
发表于 2011/6/28 13:58:27
阅读（2416）
Verilog PLI应用简介
PLI是什么？PLI=VerilogProgramLanguageInterface，也称为VerilogPLI。简单来说，PLI提供一种接口，将用户编写的C或C++程序连接到verilog仿真器上，实现verilog仿真器的功能扩展和定制。说到这里，大家首先要明确一点：PLI只是用来做仿真的，说得更具体就是只用来写test
发表于 2011/6/28 13:56:13
阅读（2406）
