最新博文
0
推荐 10463
阅读
推荐 10463
阅读
新增奖品3块LX9和10块国产FPGA开发板！ChinaAET启动新一季博客大赛，赶快参加吧！
ChinaAET2013年“电子人生”主题季博客大赛——回忆昨天、记录今天、展望明天2012是不寻常的一年。“十八大”召开了，莫言获得诺贝尔了，玛雅人忽悠全世界了，中日关系紧张了……太多的悲喜与回忆让我们用博客永久留存，并重新期待2013新的开始！ChinaAET从即日至2013年
0
推荐 5396
阅读
推荐 5396
阅读
【再说FPGA】【原创】FPGA开发思想之层次化设计
前段时间参加了一个FPGA的培训班，跟老师交流了一些FPGA开发的思想，今天写出来与大家一起共勉。在FPGA开发中最重要的一个因素就是层次化设计的思想，掌握了这个思想，相信对有一定基础的童鞋来说，会如虎添翼，总体来说这中思想如下图：层次化设计的优点主要有：1、设
0
推荐 9007
阅读
推荐 9007
阅读
获奖名单新鲜出炉之ChinaAET“FPGA主题季”博客大赛
各位亲爱的网友：ChinaAET“FPGA主题季”博客大赛（http://comm.chinaaet.com/FPGA-BLOGCONTEST/）历时三个月，经ChinaAET工作人员认真评审，获奖名单终于出炉。恭喜各位获奖者！请各位获奖者在新浪微博发布
0
推荐 23603
阅读
推荐 23603
阅读
【转】ZedBoard学习（5）-ZedBoard和System Generator
Zynq中包含了一个FPGA内核和两个Cortex-A9内核，尽管功能十分的强大，又非常的时髦，但是本质上讲和之前Xilinx的FPGA硬核PowerPC没什么区别，无非是PowerPC换成了更加有前景的ARM，因此我很自然的想法是以前在ARM上、在FPGA上做过的东西那个再Zynq上必然也是可以上实现
0
推荐 4294
阅读
推荐 4294
阅读
[原创]FPGA主题季之基于Cyclone II的FPGA协处理器的应用
浮生偷得半日闲，太忙了，有惊喜有担心，期待。。。。。。最近给一个学校讲了一个小讲座，关于FPGA协处理器的应用，分享给大家，一起共勉。首先要明白Cyclone架构：•这种芯片采用：1.5V，0.13umSRAM工艺•最多20060LE，288KbRAM•特点–垂直结构的逻
0
推荐 8136
阅读
推荐 8136
阅读
【原创】如何为zynq-7000创建BOOT.bin文件？
1、用于创建BOOT.bin需要的文件（1）u-boot.elf：在Linux下编译后生成u-boot文件，再强制改名为u-boot.elf文件，得到之。（2）zynq_fsbl_0.elf：在EDk下创建得到之。（3）system.bit:：在PlanAhead中生成的bit文件；该文件不是必须的，没有该文件时，相当于把Zynq只当AR
0
推荐 6605
阅读
推荐 6605
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA控制软件 Keil uVision2的软件教程
上一篇写了：基于XilinxFPGAISE软件教程，效果不错，有很多朋友喜欢，在此一并感谢。也有朋友提到单纯的FPGA开发不能够算作一个系统，对的，还需要有处理器，目前使用比较广泛的就是单片机，在开发中我比较熟悉KeiluVision2，是基于8051单片机的，所有为了形成一
0
推荐 9525
阅读
推荐 9525
阅读
ZebBoard串口驱动安装
《ZebBoard串口驱动安装》串口，串口我曾经写了多少遍了？？？？http://blog.chinaaet.com/detail/21975.html这是我当年写的裸奔串口驱动。。。。一如既往，优化了好几年。。。不过，强大的Zynq双核Cortex-A9上有的不是Max3232，而是NB的CY7C64225，这强迫我们必
0
推荐 6307
阅读
推荐 6307
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA ISE软件教程
一直热衷于XilinxFPGA的基础性工作，最喜欢用的一款软件就是ISE，今天给大家一起探讨一下这款软件的使用。(一)软件安装安装Xilinx公司的WebPACK_63_fcfull_i，读者也可以到xilinx公司的网站上去下载最新的ISE版本。(二
0
推荐 16548
阅读
推荐 16548
阅读
【赛灵思FPGA】赛灵思发布基于20nm的第二代3D IC和SoC产品策略
9月，Altera公司资深副总裁兼首席技术官博思卓(MishaBurich)博士来京，公开了Altera在下一代20nm的的几项创新技术。（见博客：http://blog.chinaaet.com/detail/29761.html）笔者一直在疑惑，其最大竞争对手Xilinx在20nm又将如何动作呢？上周五(11月9日)，Xilinx全球高
0
推荐 4153
阅读
推荐 4153
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA的μC/OS-II的串行驱动应用
看天气越来越冷了，创作的激情可不能冷却。今天主要演示一下使用串行口0用中断方式来发送和接受数据。UART0原理框图如下：UART0是一个具有帧错误检测和地址识别硬件的增强型串行口。UART0可以工作在全双工异步方式或半双工同步方式，并且支持多处理器通信。接收数据被暂
0
推荐 12436
阅读
推荐 12436
阅读
ZEDBOARD入手体验-----使用ZYNQ 的PS与PL进行交互
ZYNQ中包含了两个部分，双核的arm和FPGA。根据XILINX提供的手册，arm模块被称为PS,而FPGA模块被称为PL。这有点像xilinx以前推出的powerPC+FPGA平台。下图为官方文档中介绍的ZYNQ内部结构。&nb
0
推荐 4017
阅读
推荐 4017
阅读
【转】Qsys或RTL做修改后，Nios II SBT该如何面对新的硬件? (SOC) (Nios II) (Qsys)
AbstractSOPC最可贵之处就是它的弹性，所以尽管已经建立了NiosIISBTproject，你还可以去更改FPGA的RTL或者Qsys的架构与IP，此时NiosIISBTproject该做哪些步骤才能反映出更改过的硬件架构呢?是该GenerateBSP？还是该BSPEditor?或者该BuildProject?其执行顺序又是如何呢？
0
推荐 13033
阅读
推荐 13033
阅读
写给小白们的FPGA入门设计实验
《写给小白们的FPGA入门设计实验》11.写在前面的话22.Lab1：LCD1602字符显示设计32.1.摘要32.2.内容32.3.程序42.4.结果（问题，解决，体会）83.Lab2：4位减法、加法器设计83.1.摘要83.2.内容83.3.程序93.4.结果（问题，解决，体会）94.Lab3：三位二进制乘法器设计104.1.
0
推荐 4829
阅读
推荐 4829
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA的通用信号采集器
上一篇写了基于XilinxFPGA的通用信号发生器的案例，反响比较好，很多朋友和我探讨相关的技术，其中就涉及到信号的采集，为了使该文更有血有肉，我在写一篇基于XilinxFPGA的通用信号采集器，望能形成呼应，以解答大家的疑问。目的：1.通过设计实现信号采集与分析，掌握组
