最新博文
0
推荐 5099
阅读
推荐 5099
阅读
【整理】Verilog HDL 之 AD转换
AD转换就是模数转换，顾名思义，就是把模拟信号转换成数字信号。我们所用的模数转换芯片是ADC0809。ADC08098通道8位a/d转换器,ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口。ADC0809由
0
推荐 3596
阅读
推荐 3596
阅读
【赛灵思FGPA】[整理]赛灵思FPGA SPARTAN3A 的DDR2接口设计
1引言DDR2(DoubleDataRate2)SDRAM是由JEDEC(电子设备工程联合委员会)制定的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同：虽然采用时钟的上升／下降沿同时传输数据的基本方式，但DDR2却拥有2倍的DDR预读取能力(即4位预存取技术)。此外，DDR2还增加ODT(内建
0
推荐 3323
阅读
推荐 3323
阅读
【整理】如何学好FPGA?
FPGA越来越时髦，学习的人越来越多，本人也加入其中。下面这篇文章对本人启发较大，故转载于此。从表象看，Programmable这个单词确实能够很好的描述FPGA的特点，但这也使得很多初学者走了不少弯路。一说到编程，大家不免联想到coding，因为软件编程的思想对工程师来说已
0
推荐 5426
阅读
推荐 5426
阅读
Zedboard使用评测+最后的SD卡
接上一篇，上一篇提到的SD卡读写的遇到了问题，首先遇到的是缺少.H文件，于是就满世界的找啊找啊，找include的,H文件。还是给我找到了。发现缺少的文件就是创建的FSBL的文件夹下都有。于是缺少一个文件，我就从找一个文件过来，找了很多很多文件。下图中都是我找的文件
0
推荐 23787
阅读
推荐 23787
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA的通用信号发生器
基于Xilinx的FPGA实现信号发生器,很久就在酝酿了，因为信号的发生是整个FPGA处理中至关重要的一个环节，今天在此写出来与大家共勉，重温那些经典。一、系统原理利用FPGA芯片，用verilog语言编写逻辑，通过DAC0832LCN进行DA转换，产生递增斜波、递减斜波、三角波、递增阶
0
推荐 2555
阅读
推荐 2555
阅读
0
推荐 4527
阅读
推荐 4527
阅读
有这么一个好文档“FPGA/CPLD数字电路设计经验分享”
1数字电路设计中的几个基本概念：1.1建立时间和保持时间：建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的
0
推荐 22212
阅读
推荐 22212
阅读
基于Verilog的SDRAM控制器
实验条件：工具：QuartusII6.0,SignalTapIIFPGA：AlteraCycloneEP1C12Q240C8NSDRAM：HY57V283220T-6写SDRAM时的时序图：读SDRAM时的时序图：-------------------------------华丽的分割线----------------------------------------------------------------
0
推荐 10160
阅读
推荐 10160
阅读
又一个融入FPGA和ARM的SoC FPGA
又一家FPGA厂商推出了FPGA+ARM的架构http://www.chinaaet.com/article/index.aspx?id=199912，不过与Xilinx和Altera的最大区别在于，它不是用以性能著称的Cortex-A9核，而是用的Cortex-M3，M3应该说在人机交互之类的设计上是有很多优势的，该新系列也是瞄准了工业
0
推荐 9456
阅读
推荐 9456
阅读
【赛灵思FPGA】巧用FPGA中资源
随着FPGA的广泛应用，所含的资源也越来越丰富，从基本的逻辑单元、DSP资源和RAM块，甚至CPU硬核都能集成在一块芯片中。在做FPGA设计时，如果针对FPGA中资源进行HDL代码编写，对设计的资源利用和时序都有益。下面主要讲
0
推荐 2018
阅读
推荐 2018
阅读
FPGA市场广阔，潜力无限！
曾有句话这样说到：“当你认为设计完美的时候，不是因为没有什么可以加，而是你不能再去除什么。”这话用在FPGA上是再合适不过了。从简单的逻辑集成到现在集成ARM核、DSP、模拟电路、存储器等无所不包的系统级集成，从纯硬件开发到可以用C、C++或
0
推荐 4333
阅读
推荐 4333
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA的数字跑表实现
值此双节来临之际，祝各位朋友开心快乐，好事成双。最近AET的活动很多啊，O(∩_∩)O~，把我以前的一个得意之作拿出来给大家显一下，见笑了啊。这个项目的主要目的是通过设基于XilinxFPGA计数字跑表，掌握于XilinxFPGA的工作原理，掌握动态LED的显示原理，数字跑表
0
推荐 4302
阅读
推荐 4302
阅读
ZED FPGA 开始工作了
晚上闲来无事，拿出ZED，研究了下硬件说明手册，调了几个跳线，然后写了一个LED代码，verilog的，然后漫长的编译配置，烧写进去，哈哈，结果好了，然后我赶紧写了一个VGA的驱动，放进去，编译配置，烧写进去，VGA也可以显示了，哈哈，注明以上均为verilog逻
0
推荐 5623
阅读
推荐 5623
阅读
【赛灵思FPGA】【整理】清华大学孟宪元教授：我与赛灵思的二十年
本人作为ChinaAET员工，是不能参加博客大赛的；孟宪元教授也没有时间参加这个博客大赛。本人在很多场合见过70+高龄的孟宪元教授，在Xilinx的千人培训会上，在OpenHW的总决赛上等等。孟教授对先进技术的孜孜以求，让我等无不汗颜，下面是孟教授在赛灵思北京乔迁暨研发中
0
推荐 3488
阅读
推荐 3488
阅读
XILINX 开发板、169元特价
spartan3an核心板、芯片带加密、可省略外置flash<FPGA/CPLD芯片相比单片机有自己独特的优势，（1）首先管脚定义灵活，比如我可以在很多的通用管脚中任意指定几个脚做为我们专用的总线管脚或者功能脚，这点优势可以解决层数少的PCB上布板的绕
