最新博文
0
推荐 3059
阅读
推荐 3059
阅读
FPGA静态时序分析——IO口时序（input delay/output delay）
1.1概述在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器
0
推荐 5224
阅读
推荐 5224
阅读
多电源系统的监控和时序控制
ByRichGhiorse引言现今，电子系统往往具有许多不同的电源轨。在采用模拟电路和微处理器、DSP、ASIC、FPGA的系统中，尤其如此。为实现可靠、可重复的操作，必须监控各电源电压的开关时序、上升和下降速率、加电顺序以及幅度。既定的电源系统设计可能包括电源时序控制、电
0
推荐 2000
阅读
推荐 2000
阅读
0
推荐 2371
阅读
推荐 2371
阅读
【转】低功耗设计常见错误点评
现象一：我们这系统是220V供电，就不用在乎功耗问题了？点评：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长（半导体器件的工作温度每提高10度
0
推荐 2147
阅读
推荐 2147
阅读
【转】嵌入式常见错误与经验
现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧？点评：市场上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、3.3、4.7、6.8几个类别（含10的整数倍
0
推荐 4415
阅读
推荐 4415
阅读
[转]FPGA一体化高级设计方法
尽管FPGA为嵌入式设计带来了强大的功能与灵活性，但额外的开发流程也给设计工作增加了新的复杂性和限制问题。整合传统的硬件-FPGA-软件设计流程并充分利用FPGA的可再编程功能是我们的一个解决之道。随着FPGA技术逐步延伸至军事电子系统以及嵌入式电子产业的几乎全部领域
0
推荐 3251
阅读
推荐 3251
阅读
Verilog学习笔记
般认为VerilogHDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下moduleadder(count,sum,a,b,cin);input[2:0]a,b;inputcin;outputcount;output[2:0]sum;assign{count,sum}=a+b+cin;endmodule开始
0
推荐 2726
阅读
推荐 2726
阅读
初学者如何学习FPGA
产品，还是通信行业、工业自动化、汽车电子、医疗器械等领域无处不在。从1985年第一颗FPGA诞生至今，FPGA已经过去了20多个年头，从当初集成几百个门电路到现在的几百万门、几千万门……，从原来的上千元的天价到现在几元的超低价，发生了翻天覆地的变化，所
0
推荐 2634
阅读
推荐 2634
阅读
0
推荐 2695
阅读
推荐 2695
阅读
0
推荐 3539
阅读
推荐 3539
阅读
IC设计中逻辑综合的一般步骤及相关基本概念
综合中的延迟及关键路径图1中给出了常见的两个寄存器R1和R2之间的时序路径。R1和R2分别具有延迟Tck-q和Tsetup，TM和TN分别是M和N逻辑具有的延迟。B对R1来说是输出端口，输出延迟为Tsetup+TN，而对R2是输入端口，输入延迟为Tck-q+TM，于是这条单周期路径的总延迟为Tck-q+
0
推荐 3061
阅读
推荐 3061
阅读
做个精致的电子工程师【转】
今天是我24岁的生日，很想写篇文章纪念一下，稀里糊涂毕业15个月了，马马虎虎工作了，傻了吧叽失恋了，整天陪在电脑旁边，结果发现网络的世界还真是有种不一样的疯狂！一年多内平均每天上网的时间是6个小时，在大量的网络垃圾中掏出了一些精华……除了技术
0
推荐 2853
阅读
推荐 2853
阅读
避免用组合逻辑产生时钟
今天看到一个问题如下：在生成位流文件的时候，显示的警告如下：Clocknetu8/dout_not0001issourcedbyacombinatorialpin.Thisisnotgooddesignpractice.UsetheCEpintocontroltheloadingofdataintotheflip-flop.回复：报告的warning和这个模块看起来没关系，至
0
推荐 3870
阅读
推荐 3870
阅读
数字电路的设计环境（转帖）
转帖地址http://blog.sina.com.cn/s/blog_495437290100a3ka.html从07年三月份开始工作到现在一年多了，在这一年里换个几个地方，总体感觉各个地方的差别不大。我只想说说我对工作的感受，只想让想尽快进入数字IC设计的朋友尽快进入这行，这行的门槛相对较高，比做平常的
0
推荐 1784
阅读
推荐 1784
阅读
FPGA\CPLD设计学习笔记
1、硬件设计基本原则(1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通
