lljlljlzh1

生成块

生成语句可以动态的生成Verilog代码。这一声明语句方便了参数化模块的生成。当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者在根据参数的定义来确定程序中是否应该包括某段Verilog代码的时候，使用生成语句能够大大的简化程序的编写
发表于 2/29/2012 5:14:52 PM 阅读（5096）

Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号