【转】testbench
标签：testbenchverilogHDLTestbench学习笔记（一）书写testbench是数字电路设计中不可或缺的一项设计方法，主要是提供的是激励。尽管现在各种开发工具都通过绘制波形图的方法生成测试激励，测试书写的代码，但是其不可移植性，不可通用性，还有有些功能无法是实现，如
发表于 2014/2/28 下午1:37:24
阅读（4789）
Testbench的编写（一）
摘要1.时钟信号1.Clocklogic//Declareaclockperiodconstant.ParameterClockPeriod=10;//ClockGenerationmethod1:initialbeginforeverClock=#(ClockPeriod/2)~Clock;end//ClockGenerationmethod2:initialbeginalways#(ClockPeriod/2)Clock=~Clock;end2.激励信号1）绝对时
发表于 2014/2/27 下午9:47:10
阅读（3461）
- 1
