最新博文

0
推荐 6266
阅读

ISE工程如何与MicroBlaze交互数据

FPGA Notes
发表于 3/10/2010 4:57:57 PM
0
推荐 4574
阅读

SDK中的快捷键

FPGA Notes
发表于 3/10/2010 4:56:17 PM
0
推荐 4718
阅读

Bootloader和SREC

FPGA Notes
发表于 3/10/2010 4:54:34 PM
0
推荐 4231
阅读

EDK Instruction Simulator

FPGA Notes
发表于 3/10/2010 4:53:19 PM
0
推荐 3283
阅读

BBD文件

FPGA Notes
发表于 3/10/2010 4:51:35 PM
0
推荐 3483
阅读

一个基于FSL的“伪”双精度FPU

FPGA Notes
发表于 3/10/2010 4:48:45 PM
0
推荐 3245
阅读

Ricky版Tips of Xilinx v0.07

此篇宗旨：因为还写了一篇文章叫《Ricky版FPGA常见问题(FAQ)》，内容相近却不同，难免混淆。此篇仅写一些Xilinx提供的一些不引人注意却又有用的小工具和某个工具的属性。1、coe文件模板经常会不知道coe文件怎么写，怎么生成，语法怎么回事。原来在%Xilinx%/coregen/data
FPGA Notes
发表于 3/10/2010 4:46:24 PM
0
推荐 3921
阅读

有限状态机编写

网上看到一篇关于FiniteStateMachine(FSM)-有限状态机的文章《有限状态机的VHDL优化设计》，写得挺详细，有些感想和经验记录于此：1.关于使用的语言-VHDL和Verilog大同小异，想法是一样的，万变不离其宗。2.模板-大家都会讨论是一段两端还是三段。争执在两端和三段的情
FPGA Notes
发表于 3/10/2010 4:43:29 PM
0
推荐 29871
阅读

Ricky版ModelSim Tips

1.waveformcompare2.dataflowhierarchy3.udofile4.VerilogFSMstatename5.ModelSim的系统设置6.如果要使用两个自己编译的库7.保存所有信号记录8.ChangeDirectory9.ModelSim仿真结果不正确和-novopt选项10.常用快捷键
FPGA Notes
发表于 3/10/2010 4:33:09 PM
0
推荐 27922
阅读

XST Synthesize Tips

1.XST主要参考资料：XSTUserGuide(ISE安装目录doc中的xst.pdf)2.辅助参考资料：WP231-HDLCodingPracticestoAccelerateDesignPerformance3.特别注意之一：请给XST加时序约束。通常我们会为工程添加UCF约束指定时序要求和管脚约束。但是UCF约束是给MAP，PAR等实现使用的，
FPGA Notes
发表于 3/10/2010 4:30:17 PM
0
推荐 47978
阅读

Port MPMC to Custom Board

[Background]-几乎所有的嵌入式系统都需要用外部存储器-最终的设计不可能用DemoBoard，肯定都要重新画PCB-DDRMemoryController是一个挺复杂的系统，移植起来比较麻烦[Question]怎样移植现有设计的MemroyController到定制PCB板上？[Solution]-此文针对EDK10.1SP3MPMC4.03
FPGA Notes
发表于 3/10/2010 4:27:44 PM
0
推荐 3078
阅读

Remove dead code

[问题]当一个大程序中，有一些函数从来没有被调用过，用GCC编译仍然会把他们保留在最终的输出elf中。怎样去除这些没有被调用过的函数呢？[Question]Sometimessomefunctionsareneverusedinoneprogram,butgccwillretainthemintheproducedelffileevenwith-O2option.Howtore
FPGA Notes
发表于 3/10/2010 4:23:41 PM
0
推荐 2580
阅读

FPU

[FPU种类]MicroBlazeFPU-MB内置，单精度，加减乘除开方比较转换V4PPCAPU_FPU-PPCAPU接口，单精度，加减乘除开方比较转换V5PPCAPU_FPU_VIRTEX5-PPCAPU接口，单/双精度，加减乘除开方移位绝对值比较转换[问题]1.怎样使用FPU2.C语言的标准函数库都是为双精度小数写的，用了
FPGA Notes
发表于 3/10/2010 4:17:58 PM
0
推荐 2110
阅读

VHDL reverse bus bits

设计中经常由于大小端问题等等需要把一个Bus里所有比特的位置倒置一下，使原来bit0,bit1...bitN的顺序改为bitN,bitN-1,bit0.以下是从xps_spi_2.00.b中截取的一段代码，用于解决这个问题。spi_module.vhd,Line541if(LSB_first=1)then&nbsp
FPGA Notes
发表于 3/10/2010 4:15:58 PM
0
推荐 2209
阅读

Google Trends for Xilinx, Altera, Lattic

从搜索频率，可以间接看出一个产品的认知度。我觉得这就是GoogleTrends的用处。搜索一下GoogleTrends,发现一些有趣的情况：从2004年到2008年的总体情况来看，Xilinx比Altera高。如果仅看2008年，两者是差不多的。但是Altera的新闻引用量始终都比Xilinx高。通过观察和调
FPGA Notes
发表于 3/10/2010 4:13:10 PM

Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号