最新博文
0
推荐 2154
阅读
推荐 2154
阅读
PCI、PCI-x，PCI-E兼容以及他们之间的区别图解
一、PCIPCI接口分为32bit和64bit两种，32bit就是一般台式机使用的普通的pci接口(图一、图三)，64bit接口比32bit接口长一些一般只出现在服务器上(图四、图五)。32bit和64bit都有5v和3.3v电压两种，5v电压的是PCI2.1标准的时钟频率为33MHz，3.3v电压的
0
推荐 7411
阅读
推荐 7411
阅读
【读书笔记】--modelsim添加编译altera仿真库
Modelsim添加altera仿真库之前用quartus的时候都市altera-modelsim，在用xilinx的时候装个个modelsimSE版，感觉很不错，是时候抛弃altera-modelsim了。Xilinx仿真库编译之前博客有记录：http://blog.chinaaet.com/detail/35533现在添加altera的仿真库，和xilinx的过程有
0
推荐 2290
阅读
推荐 2290
阅读
模块化编程--高效、分工
模块化编程的方法：1建立工程文件夹，例如：记录开关机次数_IIC_AT24C02；2在工程文件夹下，建立4个文件夹：src（将.c源文件全部存储在该文件夹下）、inc（将.h源文件全部存储在该文件夹下）、output（编译生成的文件输出在该文件夹下，包含hex文件）、listing（编译过
0
推荐 3034
阅读
推荐 3034
阅读
CPU自制入门——笔记
最近在看日本人的那本书《CPU自制入门》就开始自己捣鼓。把工程方到QuartusII 里面后发现编译不通过，总是提示找不到头文件。工程的目录架构是这个样子的 而.v文件中的.h 是这么包含的 1 /********...
0
推荐 1580
阅读
推荐 1580
阅读
VHDL+Verilog]良好的代码编写风格（二十五条）（转）
良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性，首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单，以文档的形式记录下来，并要求每位设计人员在代码编写过程中都要严格遵守。良好代码编
0
推荐 3536
阅读
推荐 3536
阅读
为什么电池管理不适合小公司来做？
在“汽车电子设计”社区里，王兄提了这个问题，直面我所宣称的只有电池厂和整车企业才有可能做或者说做好电池管理系统。电池管理系统，其实可以认为是将锂离子电池用到车上的过程中除高压线束外所涉及的电子电气系统的大的概念。它的主要任务，就是在车子卖到的地方，不
0
推荐 3694
阅读
推荐 3694
阅读
电池系统和电池管理探讨序
写完上篇文章之后，我是觉得有必要用以下的逻辑来描述电池系统及电池管理（EE）系统。我个人觉得，它是一个很复杂的子系统的关键核心，每家OEM公司有每家公司的设计和对应供应商的思路。整个系列分为两部分：1）事实的统计，从上往下来梳理和统计电池系统的性能参数、电
0
推荐 3508
阅读
推荐 3508
阅读
0
推荐 3156
阅读
推荐 3156
阅读
【一周推书】昨夜西风
看人物传记，我喜欢看一些不是那么著名的。人是有天资和努力两部分的，如下本书里面，多是经天纬地之才，不过细究其里，未尝不是倾10数年的努力才有所成，种豌豆也是种了10年。但是《昨夜西风》里面的传教士，了却那个标签，确实一个个至真至诚的人。胡适先生说的好，人
0
推荐 3228
阅读
推荐 3228
阅读
【一周推书】学问与人生
胡适先生的书，我是后知后觉的现在才开始读。书读的很慢，里面都是一篇篇的杂文,有的是针对当时的时弊，有些是治学的感悟。读了之后，方知有那么些东西可以去读，可以去理解。从另一个角度来看，我们所从事的事情，大体也可以从类似的方法来阐述；写的可以是一个点，内
0
推荐 3128
阅读
推荐 3128
阅读
2014上海工博会小记
今天去逛了一趟工博会，挺有意思的。我主要逛得是N4馆场，几乎所有的国内的车厂都来了，一汽、东风、上汽、长安、北汽、奇瑞、比亚迪、江淮、日产和特斯拉都来了。展示一些亮点，1万块的10KW快充桩子。晨风的快充口陆地方舟的大巴还有就是许许多多的诡异的电动车：东风
0
推荐 4316
阅读
推荐 4316
阅读
新能源汽车电池系统SOC范围选择
某兄台的文章颇受好评，特此快马加鞭编辑这篇文章来谈谈新能源汽车电池系统的SOC范围选择。荷电状态SOC（StateofCharge）,在《电池手册HandbookofBatteries,3rdEdition》中的定义为：SOC=Q1/Q0=电池可用容量/电池额定容量，电池可用容量和额定容量的百分比．动力电池系
0
推荐 2323
阅读
推荐 2323
阅读
【转载】逻辑综合器的故事
FPGA设计流程中，逻辑综合的过程非常重要。由于HDL代码的多样性，逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代，FPGA的性能很大程度上取决于门延迟。根据我的经验，微米时代，FPGA内部延迟一般70%是
0
推荐 3638
阅读
推荐 3638
阅读
System Verilog学习笔记
之前用到是Verilog但是写过一段时间发现同一个模块同和几次几次结果都不一样有时之前是好的但是之后再次编译时发现功能和之前的不一样最后发现综合出来的东西和之前不一样这是由于verilog语法不严谨（初学者不好把握没有几年的功底这个是写不好
