最新博文
0
推荐 7730
阅读
推荐 7730
阅读
【原创】TI推出免费的实时操作系统
今天打发时间的时候在TI官网上逛了逛（TI的官方中文网站做的不错，另外TI维护的专业的中文技术社区（貌似以前叫E2E）也很好，这点得赞一个，当然大家对TI印象最深的估计是TI的样片申请比较给力方便了，哈哈），无意之中发现了一个surprise，TI前段时间低调
0
推荐 2517
阅读
推荐 2517
阅读
Wizfi210如何通过WIZSmartScript进行固件升级
WIZSmartScript是一款WIZnet为方便用户配置、使用WiFi模块而开发的配置工具，且支持固件升级功能。用户可以通过此工具方便快捷的给WIZnetWifi系列模块升级，每一款Wifi产品都有其对应的WIZSmartScript，今天我们给大家介绍一下WizFi210固件升级
0
推荐 5052
阅读
推荐 5052
阅读
[原创]FPGA主题季之基于Cyclone II的FPGA协处理器的应用
浮生偷得半日闲，太忙了，有惊喜有担心，期待。。。。。。最近给一个学校讲了一个小讲座，关于FPGA协处理器的应用，分享给大家，一起共勉。首先要明白Cyclone架构：•这种芯片采用：1.5V，0.13umSRAM工艺•最多20060LE，288KbRAM•特点–垂直结构的逻
0
推荐 7764
阅读
推荐 7764
阅读
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(一)
前面已经做了不少铺垫工作，包括用PL实现vga测试、IP核的结构和文件组织等。今天把新建vga测试IP核的整个流程整理记录一下。由于我没用做过全流程的教程，总是引用其他前辈的文章，今天打算做一个完整的文档。主要目的：学习AXILiteIP核的新建和调用，同时给出了一个完
0
推荐 3072
阅读
推荐 3072
阅读
八位全加器行为模块之vhdl与verilog比较
verilog代码，非常简单：moduleadd8(a,b,cin,cout,sum);input[3:0]a;input[3:0]b;inputcin;outputcout;output[3:0]sum;assign{cout,sum}=a+b+cin;//也注释掉这一行，用下面4行也许会好理解一点；//wire[4:0]c_sum;//assignc_sum=a+b+cin;//assignsum=c_sum[3:0];//assig
0
推荐 4686
阅读
推荐 4686
阅读
vhdl初学之计数器
用惯了verilog,看vhdl确实复杂多了，尤其是testbench相当麻烦。下面是八位可复位重载计数器vhdl代码极其testbench。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitycount_8isport(clk,rst_n,load:instd_log
0
推荐 14021
阅读
推荐 14021
阅读
【转】ZedBoard学习手记（十） 图形界面控制ZedBoard硬件
从比赛结束到现在，这已经是第十篇手记了，在之前的九篇博文中，我们已经做了充足的基础工作，现在终于可以将之前的成果结合在一起了。今天所讨论的内容就是通过QT开发的GUI软件来控制ZedBoard板上的硬件外设，完整的信号链如下：QTGUILinuxDriver→AXIBus&ra
0
推荐 8551
阅读
推荐 8551
阅读
【转】ZedBoard学习手记（九） 在ZedBoard上运行QT图形软件
在Zynq平台上运行QT其实与PC无异，都需要相应的执行环境，只不过PC上的QTLib可以使用QTSDK自动安装配置，而Zynq平台上的QTLib则需要手动安装。另外，我们自己编写的代码只需要使用Xilinx交叉编译器进行一次编译就能在ZedBoard上执行，而QT代码则需要先由QMake进行配置，
0
推荐 2173
阅读
推荐 2173
阅读
WIZnet开源硬件项目（部分）
WizFi插板(兼容Arduino)WizFiShiled为每一个Arduino板加入通信能力。超低功耗Wi-Fi模块WizFi210通过SPI与Arduino连接。它也支持WIZ820io的接口，WIZ820io是位以太网连接设计的插入式网络卸载模块。你可以在Github上面获取所有的源代码。-WizFi插板开
0
推荐 2067
阅读
推荐 2067
阅读
绿色节能环保 开启低碳生活
——WIZnet产品应用小例18：节能低碳环保系统在谷歌功率测量计使用单片机配合WIZnet网络芯片将功耗数据传至以太网，实现数据更新和服务器远程控制。此中，WIZnet的以太网解决方案得到了很好的体现，全硬件TCP/IP协议栈卸
0
推荐 2469
阅读
推荐 2469
阅读
吉时利2110型5½位双显示数字万用表（三）
订货信息2110-100:5½USB数字万用表(100V)2110-120:5½USB数字万用表(120V)2110-220:5½USB数字万用表(220V)2110-240:5½USB数字万用表(240V)2110-GPIB-100:5½USB及GPIB数字万用表(100V)2110-GPIB-120:5½USB及GPIB数
0
推荐 4924
阅读
推荐 4924
阅读
VHDL代码练习之全加器
在学习VHDL，写的小代码贴上来吧，备忘。先写一位全加器，然后利用一位全加器搭成四位全加器。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entityfull_add_1isport(a:instd_logic;b:instd_logic;cin:instd_log
0
推荐 1907
阅读
推荐 1907
阅读
0
推荐 2500
阅读
推荐 2500
阅读
串口转以太网模块-WIZ108SR用户手册（二）
上次给大家介绍了WIZ108SR的简介、产品说明和网络配置的内容，今天我接着介绍WIZ108SR用户手册的最后一部分关于串口配置、选项配置、固件升级和硬件说明的内容。希望对大家有所帮助。…2.1.2串口配置图7.WIZ108SR配置工具(串口配置页面)1)Enabledebugmessageoutpu
0
推荐 6835
阅读
推荐 6835
阅读
[ZedBoard测评]阶段小结
这几天，零零散散地做了一些测试，对于PS和PL的单独使用，PS和PL的协同工作，IP核的设计和加载都有了一定程度的了解。由于以前没有接触过Xilinx，所以对于ISE、PlanAhead、XPS、SDK等诸多开发工具都是从头学起，这次参加ZedBoard测评活动，大大缩短了我的学习周期
