最新博文
0
推荐 3052
阅读
推荐 3052
阅读
NIOS II 处理器性能测试
转载：http://blog.chinaaet.com/detail/14207.html本文对NiosII处理器的经济型NiosII/e和快速型NiosII/f在不同的优化方式下测试其性能，测试了以下代码的运行时间。1、Printf//文件打印2、usleep(1000)//睡眠时间3、IOWR_ALTERA_AVALON_PIO_DATA//端口读写测试代码如下
0
推荐 2770
阅读
推荐 2770
阅读
FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 （实现最大的利用价值）
FPGAVerilog硬件描述+NIOSII软核设计EPCSFLASH容量解读（实现最大的利用价值）一些基本外设（NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等）（SOPCIP设计）QuartusIIVerilogTOPFile综合后QuartusII报表可见，差不多用了1/2的FPGA，相当于120KB的二进制文件NIOSII中Wate
0
推荐 2365
阅读
推荐 2365
阅读
FPGA、CPU与DSP技术正在走向融合
转载：http://blog.chinaaet.com/detail/25756.htmlhttp://china.toocle.com2011年03月11日08:55生意社生意社03月11日讯实际上，推动某项或几项技术发展方向的真正动力是市场与技术的综合因素，技术本身或内在的发展惯性并不是最重要的，或者说并非唯一决定
0
推荐 5051
阅读
推荐 5051
阅读
ADI公司14位80 /105 MSPS 模数转换器（ADC）AD6645应用指南
AD6645是一款高速、高性能、14位单芯片模数转换器(ADC)。芯片上集成了全部必需功能，包括采样保持器(T/H)和基准电压源，可提供完整的信号转换解决方案。该器件提供CMOS兼容型数字输出。它是宽带ADC系列继AD9042(12位、41MSPS)、AD6640(12位、65MSPS、中频采样)和A
0
推荐 3110
阅读
推荐 3110
阅读
FPGA/CPLD状态机稳定性研究
转载：http://blog.chinaaet.com/detail/10816.html摘要在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/C
0
推荐 2635
阅读
推荐 2635
阅读
清华大学kinetis培训资料
清华大学kinetis培训资料介绍：1743809449021.pdfGPIO1744358872249.pdfUART1744634846530.pdfIRQ1744967278179.pdfKINETIS在智能车中的应用1745267897630.pdf例程：1745981906279.rar
0
推荐 3196
阅读
推荐 3196
阅读
0
推荐 2887
阅读
推荐 2887
阅读
EP2C8Q PLL深入浅出解析
转载：http://blog.chinaaet.com/detail/14499.html每个PLL有三个全局时钟网络，但是其中一个（c3）同时也可以作为外部时钟（atthesametime）这是否是说c0c1只能作为全局时钟，不能作为外部时钟呢？？？实际测试可以作为外部的，tellmewhy？
0
推荐 3214
阅读
推荐 3214
阅读
门控时钟与多扇出问题解决方案
转载：http://blog.chinaaet.com/detail/14564.htmlFPGA设计中，经常会出现由于设计不合理产生的布线问题，较为突出的一点就是门控时钟和多扇出问题。门控时钟指的是不用FPGA内部的全局时钟资源BUFG来控制触发器的时钟沿输入端而是采用组合逻辑和其它时序逻辑（如分频器
0
推荐 6012
阅读
推荐 6012
阅读
ADI公司DAC产品常见术语解析
当阅读数据手册时，经常会有一些术语，下面为大家列出ADI公司DAC产品的常见术语，供大家参考。相对精度对于DAC，相对精度或积分非线性(INL)是指DAC输出与通过DAC传递函数的两个端点的直线之间的最大偏差，单位为LSB。图1为典型INL与编码的关系图。微分非线性微分
0
推荐 5818
阅读
推荐 5818
阅读
ADI公司8通道12位数模转换器（DAC）AD5629R功能特性
AD5629R/AD5669R分别是低功耗、8通道、12/16位缓冲电压输出DAC，通过设计保证单调性。AD5629R/AD5669R片内集成基准电压源，内部增益为2。AD5629R-1/AD5669R-1内置一个1.25V、5ppm/°C基准电压源，满量程输出范围为2.5V。AD5629R-2/AD5629R-3和AD5669R-2/AD5669
0
推荐 7143
阅读
推荐 7143
阅读
ADXL345应用——计步器设计（低功耗）
ADXL345寄存器提供低功耗的应用。使用低功耗模式保存DATA_READY中断和FIFO功能，以便加速度数据的后处理。休眠模式提供低数据速率和功耗时，并不进行数据采集。但是，当休眠模式与AUTO_SLEEP模式和链接模式一起使用时，检测到静止时，器件可以自动切换到低
0
推荐 2738
阅读
推荐 2738
阅读
复位设计和全局时钟遵守的原则
一.复位的设计：转载：http://blog.chinaaet.com/detail/14471.html首先，感谢特权和MastereBoy对我的影响……参考：http://blog.ednchina.com/yuchen576/57388/message.aspx在暑假的时候编写“逻辑分析仪”的时候，纠结过这个问题，因为系
0
推荐 2559
阅读
推荐 2559
阅读
FPGA你必须知道的那些事儿
转载http://blog.chinaaet.com/detail/14651.html我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸的是很多菜鸟怀着一种浮躁的
0
推荐 9025
阅读
推荐 9025
阅读
ADXL345应用——计步器设计（软件实现）
经过之前对单双击，摇晃检测等功能的熟悉，在计步器设计中，我们把各种功能糅合在一起，实现计步器初始参数的输入。首先输入身高，LCD屏幕显示“inputhighcm”，等待输入，这里应用
