最新博文
0
推荐 2464
阅读
推荐 2464
阅读
ADI仿真器、开发板、DSP、TS201
北京中泽精电科技有限公司是东方迪码（ADI全球第三方合作伙伴）的授权代理商，现货优惠出售ADI原厂仿真器、芯片和开发板。芯片：DSP芯片：BLACKFIN、SHARC、TigerSHARC（TS201、TS101）原厂仿真器：1.ADZS-HPUSB-ICE支持ADI全系列DSP。2.ADZS-218X-ICE 
0
推荐 1989
阅读
推荐 1989
阅读
互联网时代告诉你箱包域名的管理方法
双肩电脑包讯：自从佳能（Cannon）在今年早些时候正式公开表示要申请“.Cannon”作为品牌的顶级域名后,新顶级域名对品牌企业的重要意义一下成为讨论的焦点。这次大会,ICANN邀请佳能这类企业特别组织了一场名为“新顶级域名时代的品牌管理&rd
0
推荐 2034
阅读
推荐 2034
阅读
综合说明2400系列低压数字源表产品线
从噪声抑制、负载阻抗、共模电压、内存缓冲区等多方面对吉时利2400系列低压数字源表产品线进行讲述。与大家分享：噪声抑制：1除了最小的2个电流量程=90dB。负载阻抗：稳定至20,000pF（典型值）。共模[1]电压：250V直流（40V直流，对于2440型）共模隔
0
推荐 1641
阅读
推荐 1641
阅读
简析高清监控系统网络化是趋势
对于网络视频服务器监控系统，许多客户提出了在高清方面的要求，特别是安防领域对于高清化的需求比较强烈。客户需求是促进行业技术发展的重要驱动力，但实际产品是否能和客户需求相吻合，是否能适应当前的发展环境也是客户需要考虑的重要因素。对于当前高清化视频监控的
0
推荐 2355
阅读
推荐 2355
阅读
TMS320F2802x系列Piccolo控制器IC解密方案开发
芯谷科技在芯片解密业界长期致力于各类高难度IC解密方案开发，勇于挑战行业内的技术难题。对于TMS320F2802x系列疑难型解密芯片，我们的专业工程师专门自主开发了TI单片机程序读取工具，这就解决了困扰各类技术工程师的TI芯片程序无法读取的问题。TMS320F2802x概述新型Pi
0
推荐 5296
阅读
推荐 5296
阅读
野火K60库的源代码及新版本的教程
野火K60库的源代码及新版本的教程我们的教程追求通俗易懂，非常适合初学者入门，在编写教程的时候，本身就假设了初学者对Kinetis和IAR的使用一无所知，所以很多在已经入门的人眼里那是非常简单的问题，没必要注释的问题，我们都做了详细的解释，甚至可以说
0
推荐 6294
阅读
推荐 6294
阅读
ITU-T Y.1564（etherSam） 被定以太网/IP服务测试标准
EXFO是ITU-TY.1564标准的发起者，也是唯一在所有全面的以太网测试解决方案中采用这种新测试方法的提供商。3月22日消息：EXFOInc.（NASDAQ：EXFO，TSX：EXF）日前宣布其全面的以太网产品组合完全符合最近获得批准的ITU-TY.1564标准（以前称为Y.156sam标准）。EXFO于2009
0
推荐 3878
阅读
推荐 3878
阅读
IEEE1588及其测试方法简介
1IEEE1588概述IEEE1588定义了为网络测量和控制系统提供精确时钟同步协议的标准，运营商、电力、制造、运输等各大行业的部分系统都需要一个能在低成本、易部署的以太网上为其提供高精度时钟同步的方法，IEEE1588能满足此需求。可以预见，IEEE1588将是这些业务系统的重要
0
推荐 2454
阅读
推荐 2454
阅读
分析称光通信测试仪市场进入网络推动发展的新阶段
近年来，光通信在拓宽带宽和提高传输速率方面已引起网络界的关注。北美地区因特网骨干网的带宽现已扩充为OC-48(2.4Gbps)至OC-192(9.6Gbps)，预计不久即可达到OC-768(40Gbps)。据报道，美国LUCENT技术公司于2011年11月在比利时对传输速率为40Gbps，长度为71公里的光缆进
0
推荐 2775
阅读
推荐 2775
阅读
ET540以太网测试仪
ET540是一款双端口手持千兆以太网测试仪表，是一款体积小，重量轻的多功能网络测试仪。简洁独特的图形化智能用户界面，触摸屏操作。ET540具备完善的测试功能，为基于以太网服务的网络提供全面的性能验证与故障维护解决方法，为高效解决以太网维护和故障诊断提供服务。&n
0
推荐 3026
阅读
推荐 3026
阅读
ET520以太网测试仪
ET520是一款单端口手持千兆以太网测试仪表，是一款体积小，重量轻的多功能网络测试仪。简洁独特的图形化智能用户界面，触摸屏操作。ET520具备完善的测试功能，为基于以太网服务的网络提供全面的性能验证与故障维护解决方法，为高效解决以太网维护和故障诊断提供服务。&n
0
推荐 1490
阅读
推荐 1490
阅读
0
推荐 12172
阅读
推荐 12172
阅读
【转帖】Verilog综合时wire与reg如何防止被优化(1)
Abstract撰写Verilog时，虽然每个module都会先用ModelSim或QuartusII自带的simulator仿真过，但真的将每个module合并时，一些不可预期的『run-time』问题可能才一一浮现，这时得靠SignalTapII来帮忙debug。Introduction使用环境：QuartusII8.0+DE2-70(CycloneIIEP2C70F8
0
推荐 3276
阅读
推荐 3276
阅读
一跃龙门了，意法半导体掀起新一波MEMS浪潮
在本人看来，意法半导体(ST)这几年最突出的表现无疑在STM32以及消费类MEMS上，前者是因为ST果断率先采用了Cortex-M3内核，后者因为它抓住了消费市场的发展趋势，在MEMS传感器出货量破10亿大关后仅15个月，今年3月初，STMEMS传感器出货量突破20亿大关。日前，意法半导体
0
推荐 1366
阅读
推荐 1366
阅读
泰克FAE Joel Avrunin专访（下）
——坦言崇拜虚构的工程师英雄你有什么锦囊妙计？我一直建议，在电路板布线时，要考虑日后调试可用的探测点。保持信号完整性的基本技术变得越来越知名，如让路径尽可能短、减少残余物质、防止串扰，但只有很少的工程师会考虑日后怎样
