通过ipif的中断不会用
自定义IPCore一般会生成两个文件user_logic和core名字.VHD。user_logic是用户逻辑，其与总线连接的信号和中断都要经过ipif，可是中断信号ms在ipif中做了很复杂的处理，在user_logic中无法向外发中断。无奈只能将user_logic的中断信号绕过ipif，直接连到中断控制器上。
发表于 8/17/2010 10:24:00 AM
阅读（33161）
ppc的vector放置地址
发表于 8/10/2010 2:52:02 PM
阅读（1679）
DDR上跑软件部分
XUPVIIP支持从CF卡启动。将硬件的bit文件和软件elf文件作为输入文件，生成ace文件，这个文件拷到cf卡上，调整板子上的开关设置，当板子上电时通过systemace方式将cf卡中的ace文件加载到FPGA上。当软件部分需要跑在FPGA外部的存储器上时，用ace加载更方便，不需要bootloa
发表于 8/7/2010 2:36:03 PM
阅读（2078）
7183视频采集
用DIGILENT的VDEC1和XUPV2P做JPEG采集，芯片是ADV7183B，使用协议ITU-BT656．板子上除了DDR没其他可用的存储设备，自己做SDRAM的扩展板也来不及了，所以采集的图像数据只能放到FPGA内部的BRAM中,BRAM的容量有限，放720*576的图片是放不下的，所以我使用128KB的BRAM做图
发表于 8/5/2010 3:05:39 PM
阅读（1820）
EDK opb_intc
发表于 8/5/2010 9:33:42 AM
阅读（2061）
EDK编程心得
发表于 8/5/2010 9:32:38 AM
阅读（2050）
FPGA配置（3）
TheIEEE1149.1TestAccessPort（TAP）andBoundary-ScanArchitecture,commonlyreferredtoasJTAG。1149.1制定时是为了测试电路板的，后来FPGA使用它来进行配置。配置文件通过边界扫描链下载到FPGA内部。FPGA的JTAG使用4个引脚，TDI数据输入，TDO数据输出
发表于 7/27/2010 11:22:26 AM
阅读（2356）
