EDK中做自定义IPCORE的动态局部重构时遇到的问题
发表于 8/23/2010 11:27:16 AM
阅读（2492）
EDK简单使用流程（6）
EDK作为开发基于FPGA的嵌入式系统的开发环境，可以对嵌入式系统中芯片内的软硬件同时进行设计开发。软件部分的开发设计和其他嵌入式开发环境很相似。硬件部分的逻辑设计功能好像是其它嵌入式开发环境所没有的吧。这部分功能体现在对已有IPCORE的操作和用户自定义IPCORE
发表于 8/20/2010 12:29:31 PM
阅读（3204）
EDK简单使用流程（5）
这两天在看一本书《编码的奥秘》。从两个邻居小孩熄灯后用摩尔斯密码聊天，写到海豚的二进制、继电器、电报、触发器、存储器、总线、操作系统，最后写到图像化革命。这本书是写计算机软件、硬件的形成及发展的，但是语言通俗风趣，读来一点也不觉得枯燥。这个和EDK有点
发表于 8/19/2010 11:19:27 AM
阅读（2773）
EDK简单使用流程（4）
今天写怎么向工程中添加EDK中提供的IPcore和MHS文件。通过向导建工程后，SystemAssemblyView1中是工程中硬件的配置，这些信息都可以在MHS文件中找到。工程中的硬件配置用的是EDK提供的IPCore或如果板子提供lib也可能包含lib中的IPcore。工程建完后，如果还需要添加IPCor
发表于 8/18/2010 1:22:04 PM
阅读（2815）
EDK简单使用流程（3）
发表于 8/16/2010 10:27:30 AM
阅读（2837）
EDK简单使用流程（2）
昨天说到使用向导建工程中选目标板的步骤.大厂商的开发板都提供xbd文件，有的还提供lib。xbd文件拷到EDK安装目录下的board中，路径参考board中其他xbd文件路径。lib中除了xbd还有针对板子IPCore的硬件逻辑和软件程序。硬件逻辑拷到EDK\hw\XilinxProcessorIPLib\pcores，
发表于 8/13/2010 10:30:29 AM
阅读（2986）
EDK简单使用流程（1）
EDK的使用方法我是已经讲了一遍一遍又一遍，以后还要继续讲下去。这里简单写一下使用的步骤，希望师弟、师妹们在听我讲的云里雾里后看看这篇blog。xilinxfpga的基本开发工具是ISE，ISE包括FPGA开发所需要的大部分工具。后来由于FPGA内有了硬核（powerpc）和可配置
发表于 8/12/2010 5:14:57 PM
阅读（2614）
opb_timer 实现系统时钟
发表于 8/11/2010 10:46:55 AM
阅读（2175）
9.1无法生成ace 双核通信实现及调试
发表于 8/9/2010 1:55:16 PM
阅读（1937）
XUPVIIP SlideShow
SlideShow是xilinx网站上提供的针对XUPVIIP用于显示CF中BMP的EDK例子。这个例子中提供一个IPCoreplb_tft_cntlr_ref_v1_00_d，用于将缓存于DDR中的BMP显示在CRT或LCD上。这个core和系统的连接如下：PPC&nbs
发表于 8/6/2010 11:25:40 AM
阅读（1700）
EAPR(Early-Access Partial Reconfiguration)
发表于 8/4/2010 10:55:07 AM
阅读（2565）
基于Xilinx FPGA 的动态局部重配置（DPR）简介
据我所知到目前为止只有xilinx的FPGA支持动态局部重配置（DPR）。FPGA的重配置（也叫重构）分为全重构和局部重构，全重构是将整体bitstream文件download到FPGA中。局部重构相对复杂，这项技术允许在FPGA内固定逻辑（fixedlogic）正常运行时，对重构区域中的
发表于 8/2/2010 11:19:26 AM
阅读（3069）
EDK中用EMC控制SRAM的方法
OPBEMC——OPB总线上的扩展存储器控制器。1.加OPBEMC的IPCore2.SRAM上有什么引脚就加什么引脚3.加split的IPCORE将OPB总线的地址宽split成和SRAM的address等宽4.手动改mhs文件，加外部引脚（因为xilinx提供的工具实在是不好用啊）5.在ucf中添加外部引脚的约束6
发表于 7/27/2010 5:08:12 PM
阅读（12648）
FPGA配置（2）
将需要存储在SRAM中的数据下载到SRAM中的过程就是配置。Xilinx不同系列的FPGA所支持的下载方式不同。以Virtex2Pro为例，V2P支持一下模式M2M1M0是FPGA的外部引脚，一般连在板子的三组插针上，用跳线帽接地来置0。FPGA读取这三个引脚的值来确定配置模式。Mast
发表于 7/26/2010 9:34:38 PM
阅读（1813）
再说总线宏
总线宏是重配置中一个很重要的结构。两个相邻的模块只能通过总线宏通信。在active步骤时，各个模块分别布局布线，该模块与其他模块通信的信号线被固定在总线宏的一端，保证可以与总线宏的另一端的模块通信。如果没有总线宏这个结构，则通信的信号线不一定会被布在
发表于 7/25/2010 6:15:52 PM
阅读（2266）
