AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
;
薇儿安蓝
<
>
作者
薇儿安蓝
关注
文章:5 篇
阅读:19112 次
所有分类
verilog学习笔记(0)
默认(5)
所有标签
Verilog
ISE
仿真
testbench
timescale
case
阅读排行
testbench中的显示、打印任务的使用
verilog中的timescale（转）
【转】基于ISE的仿真
基于verilog的FPGA编程经验总结(X
verilog 中case声明
关注微信公众号
;
Copyright © 2005-
2024
华北计算机系统工程研究所版权所有
京ICP备10017138号-2
;
