wind330

枚举类型到逻辑向量的转换(VHDL)

RGB-Alpha的含义

学习图像处理,首先要明白图像的表达方式,wind330只是对网络上的文章做了一下收集。首先,RGB的各种格式在下面这篇文章中描述:RGB是什么意思?以下四篇是一个Flash教程,描述了在Flash中如何对颜色进行设置,及Alpha在图片叠加中的算法:Flash颜色action自定义教程(1)

Cyclone2 vs Cyclone3(二)

IOElementCyclone2的IOEs包含有一个双向Buffer,以及三个寄存器(OutputEnable,input,output);Cyclone3的IOEs包含有一个双向Buffer,以及五个寄存器(OutputEnable,twoinputs,twooutput),也就是说Cyclone3的IOEs能够以更好的时序支持DDR输出,当我们需要DDR输出,可以把

Cyclone2 vs Cyclone3(一)

验证语言:SVA与PSL的几点分析

关于为什么要使用验证语言网络上已经说了很多,wind330进入FPGA行业日子尚浅,也无法给出很精辟的讲解,所以不再赘述。结合自己看的一些资料,抛出一些砖头,希望有不同见解的同行也能提出供大家探讨。SVA可以继承SystemVerilog表达式的特性,如数据类型,语法,能直接

关于SystemC一些观点

通过一段时间的学习,对SystemC形成了自己的一些看法,特写出来与大家共同探讨。1、关于SystemC与SystemVerilog谁将统治IC设计领域,就wind330来看,它们针对的领域不尽相同,未来是两种设计语言共存;2、SystemC专门定义了TLM2.0的标准,对一个系统方案早期的可行性验

Avalon-MM读时序设置之Read Wait分析

掌控全局时钟网络资源

全局时钟驱动整个FPGA的单元模块,但是相对LC,M9K,全局时钟资源很少,所以需要合理的分配。哪些信号会消耗全局时钟网络呢?外部输入或者内部产生时钟,时钟使能,异步清零信号以及其他高扇出信号。我以前一直认为全局时钟资源交给QuartusII自动分配就可以得到最优结果

EMACS浅尝

很高兴自己能坚持使用Emacs,在使用过程中不断的熟悉和发现新功能,把近两个月的使用经验写下来做为积累,与前面的“EMACSVHDL常用命令”互补。常用EmacsBuffer命令C-xk 

同步时序约束之INPUT_DELAY详解

最近听Altera的FAE说:“以后Altera器件会慢慢转变为只支持TimeQuest时序分析工具”。虽然TimeQuest已经出来很久,但始终没有仔细研究过,不过现在有动力了。时序约束主要是为了满足器件稳定工作在我们需要的工作频率,而是否满足工作频率又取决于SetupSlack

For...Loop可综合性分析

VHDL的循环语句有三种:for循环、while循环和无限循环loopendloop,实际上,1oop…endloop可以看作是循环条件永远为真的while循环。在行为综合中,循环语句的处理是极其复杂的。在寄存器级进行综合,要求for循环的上下界必须是静态已知,否则是不可综

FPGA教程之频率

每个CPU都有一个工作频率,FPGA也不例外(当然,只有你的设计应该是时序逻辑),那该频率是根据什么形成的呢?首先,我们来分析16-bit计数器,通过该用例,掌握QuartusII的时序分析器及了解一个时序逻辑频率的概念。源代码如下(QuautusII7.2SP3,EP2C35F484C8):libra

EMACS VHDL常用命令

了EMACS已经近一个星期了,EMACS确实能很大地增大VHDL的编辑效率,让自己觉得自己这一星期以来的努力没有白费。虽然刚开始觉得很难着手用它工作,但是只要你有耐心去了解并尝试,EMACS会帮助大家更好的完成代码设计工作。以下是一些

AlteraFPGA使用通用SPIFlash

Altera器件有EPCS系列配置器件,其实,这些配置器件就是我们平时通用的SPIFlash,据AlteraFAE描述:“EPCS器件也是选用某家公司的SPIFlash,只是中间经过Altera公司的严格测试,所以稳定性及耐用性都超过通用的SPIFlash”。就本人看来,半导体的稳定性问题绝

老鼠歪传

胖胖的评委眯缝着眼睛,砸吧着嘴:“这芙蓉鸡片味精味儿太重,松鼠鱼还不够酥脆……”,看着电视里的美食家,小歪深深地叹了口气,它也是位美食家,不过是老鼠里的美食家,比起人类美食家真有着天壤之别。“小歪,还在干嘛?国王叫你快点过