基于FPGA的按键消抖你真的设计正确了吗？
其实这个代码本来不想发的，因为一说按键消抖，FPGA入门的第一个设计就是它。然而...............翻开百度结果却很难找到正确的程序。通常设计思想是酱紫的1，采集key_in 进入key_reg 寄存器12，延时DELAY_TIM...
发表于 8/26/2016 4:54:47 PM
阅读（7931）
verilog中always块延时总结
在上一篇博文中 verilog中连续性赋值中的延时中对assign的延时做了讨论，现在对always块中的延时做一个讨论。观测下面的程序，@0时刻，输入的数据分别是0x13，0x14 。 @2时刻，输入数据分别是0x14，,0...
发表于 6/23/2016 2:27:16 PM
阅读（4899）
verilog中连续性赋值中的延时
上次遇到一个问题。写一个testbench需要移动两个时钟之间的相位。后来一想，貌似我们都是这么写clock的always #（`P/2） clk = ~clk 我的两个时钟都是这么写，只是p不一样，那相位怎么移动呢？于是就追究起 ...
发表于 6/15/2016 2:26:05 PM
阅读（2734）
verilog中读取文件中的字符串
今天给个程序大家玩玩。因为今天遇到一个问题，就是要向UART发送指令，指令非常多，都是字符串。一直copy 函数 UART ("COMM_1"); UART ("COMM_2");........可是指令有好几十个哦。如果遇上百个岂不是...
发表于 4/15/2016 2:24:59 PM
阅读（3776）
在verilog中关于inout口的两种设计方法
在学习IIC的时候我们知道这么设计inout inout scl ； reg scl_reg , scl_en ; scl = scl_en ? scl_reg : 1'dz ; 当scl_en 有...
发表于 1/13/2016 2:23:35 PM
阅读（2806）
单色VGA显示verilogHDL通用代码
今天做VGA，真是拼凑了好久啊。唉，总算完成了。 本来想偷懒移植，最后还是自己写的代码。
发表于 12/13/2015 2:22:07 PM
阅读（1899）
bresenham算法的FPGA的实现2
在上一篇里http://www.cnblogs.com/sepeng/p/4045593.html 《bresenham算法的FPGA的实现1》已经做了一个整体框架的布局，但是那个程序只是支持|k|<1.要想全屏支持，就还需要对这个程序做修...
发表于 10/23/2014 2:20:27 PM
阅读（1333）
bresenham算法的FPGA的实现1
接着上一篇的 计算实现给出屏幕上任意两个点，求出这两个点之间直线上的所有的点。http://www.cnblogs.com/sepeng/p/4042464.html 这种直接算法的确是被鄙视了强大的度娘告诉我们还有专用的算法叫bresen...
发表于 10/23/2014 2:18:47 PM
阅读（1659）
line
小君童靴说头儿给了他一个project，实现给出屏幕上任意两个点，求出这两个点之间直线上的所有的点。觉得这个很好玩，就自己也写了一点code/*date : 2014/10/21version : QuartusII 14.0 + DE1-...
发表于 10/22/2014 2:17:02 PM
阅读（1357）
同步fifo的verilogHDL设计实例
原创设计一个fifo，输入16bit，输出16bit的data，寻址宽度5bit，有空满标志。
发表于 10/14/2014 2:15:21 PM
阅读（2003）
