用Verilog实现IIC通讯
注意，此代码是错误代码，并不能实现想要的结果。 之所以留着，因为里面的enable 是独立开来的思想值得借鉴。就是控制单元和运算单元分开（我也是借鉴别人的实现思想）。
发表于 2013/7/9 13:54:58
阅读（1117）
mul8_unsigned multipliter
李亚民老师更注重硬件设计思想的训练。他给出的硬件设计方法更贴近底层硬件，下面看看他的设计思想 ...
发表于 2013/6/20 13:51:53
阅读（1377）
signed add
哎，作为一个xx貌似我只会盗用别人的code。这个还是“copy”真OO 无双大师的手笔写的 1 //date:2013/6/15 2 //designer :pengxiaoen 3 //function:signed number ad...
发表于 2013/6/15 13:46:36
阅读（1096）
serial_to_parallel
1 //date :2013/6/11 2 //designer :pengxiaoen 3 //function :serial_to_parallel 4 5 module serial_to_parallel ( 6 ...
发表于 2013/6/12 13:44:24
阅读（982）
parallel to serial
1 // date :2013/6/11 2 //designer :pengxiaoen 3 //function :parallel to serial 4 5 module parallel_to_serial ( 6 ...
发表于 2013/6/12 13:42:25
阅读（1033）
clk_3
// date : 2013,3,18//designer : pengxiaoen// function:the T of the output_clk is three times of clk module clock_3 (...
发表于 2013/4/5 13:40:59
阅读（1084）
