【原创】FPGA时序学习之D触发器学习笔记
【原创】FPGA时序学习之D触发器学习笔记D触发器主要内容D触发器：原理图、代码、时序图D触发器：建立/保持时间D触发器（亚稳态）①：在时钟上升沿时，D在发生变化，如果Dinput输出为1则
发表于 5/27/2016 9:19:27 AM
阅读（9487）
