【技术分享】翻译：FPGA高级设计第一章之时序优化
1.3时序优化时序一般是指一个设计的时钟速度，一个设计中的任何两个时序单元之间最大延时将决定这个设计的最大时钟速度。理想的时钟速度是存在于底层的抽象，而不是本书别处讨论的速度面积平衡中的速度。因为时钟速度
发表于 2013/12/16 12:59:07
阅读（2804）
