在ModelSim SE版本中提取Altera库(2)
说明：在“在ModelSimSE版本中提取Altera库(1)”一文里提到了在6.3b版本下提取altera库的方法，这里介绍当ModelSim升级后如何快速利用以前已经提取好的库。安装ModelSim6.5a，直接从原来6.3b的版本提取已编译好的Altera仿真库中导入到新版本中，这样可
发表于 1/5/2012 11:58:52 AM
阅读（2461）
在ModelSim SE版本中提取Altera库(1)
说明：1、ModelSim版本是ModelsimSEPLUS6.3b；2、此文从我EDNchina博客转入。1.路径选择启动modelsimse仿真工具,在主窗口中选择【file】→【changedirectory】命令,将工作目录改变到你想存放仿真库的目录,点击【ok】.（可以事先建立好需要
发表于 1/5/2012 11:52:16 AM
阅读（2657）
ModelSim应用提高
一、ModelSim仿真基本流程Step1CollectingFilesandMappingLibrariesProvidingstimulustothedesignLibrary（vlib&vmapcommands）Step2CompilingthedesignCompilingVerilog-vlogCompilingVHDL-vcomCompilingSystemC-sccomStep3LoadingthedesignforsimulationCommandvs
发表于 1/5/2012 11:47:56 AM
阅读（2197）
ModelSim6.5a的安装与破解
这是一篇转自网上的文章，自己经过实践以及之前其他版本的使用，用红色字体标出自己的体会。1、ModelSimSE6.5下载在ModelSim网站www.model.com下载ModelSimSE6.5源文件，进入www.model.com后，进入DOWNLOADS，再进入DownloadArchives，在MODELSIMSE中选择版本，这
发表于 1/4/2012 3:59:20 PM
阅读（2929）
如何加密转移自己的设计
有个在研究所的朋友（做雷达的）有个项目要跟另外一个研究所合作，也就是共同在同一块FPGA上进行开发，各自设计功能模块都很独立，向我询问如何将他的设计安全转移给兄弟所。给他介绍了两种方法，现在在这里也做简单的介绍：
发表于 12/11/2011 10:10:53 PM
阅读（2442）
第一个有点用处的Tcl/Tk脚本-MIF生成器
项目中用到了ROM，rom的大小深度4096，数据宽度21bit，存储的是0到4095的倒数，一开始利用exel表生成这些倒数，今天试试用TCL写了个程序也实现了此功能：2174297637498.rar。----------------------------------------------------------------------------------
发表于 12/11/2011 9:56:46 PM
阅读（2213）
如何有效利用Visual JTAG进行电路调试
记得刚开始研究VisualJTAG的时候存在一个疑问，即VJ接口速率会不会影响其调试的功效？！其实只要想想Altera的SignalTapII以及Xilinx的ChipScope就会想到如何去提升VisualJTAG的调试效率。SignalTapII在例化的时候时候根据参数的不同会消耗FPGA内部的RAM，这些RAM
发表于 12/11/2011 9:45:24 PM
阅读（2794）
Virtual Jtag初探 续（1）
1、什么是SLD?SLD即SystemLevelDebugging2、InstructionRegister端口即VIR的并行输出3、例化好VJI以后，必须创建好与用户逻辑之间的VDR接口4、由VirtualInstruction输出决定哪条VDR链路为当前活动链路&nbs
发表于 12/11/2011 9:09:31 PM
阅读（29542）
Virtual Jtag初探
老早就知道VirtualJtag，也看了riple介绍的详细学习过程，苦于没有时间研究。这两天把VJuserguide上介绍的两个例子down下来，能够跑通，但是还没有完全理解，主要障碍在于对Tcl不熟悉。在完全掌握tcl之前那就先用VJ的简单功能吧。关于UG上的两个例子网上可以下得到，这
发表于 11/27/2011 9:22:34 PM
阅读（2843）
Power-up Trigger of SignalTapII ELA
SignalTapII使用点滴（1）记录一下使用SignalTapII探测器件上电初期运行状况。SignalTapII可以实时调试FPGA，给FPGA设计调试带来了极大的便利。通常情况下，SignalTapII只能探测当其Run起来以
发表于 11/27/2011 9:17:34 PM
阅读（2718）
使用QII中的PowerPlay Power Analyzer估算FPGA功耗
概述Altera提供了早期FPGA设计功耗估算工具-EPE，当设计基本完成时候，Altera的设计软件QuartusII提供PowerPlayPowerAnalyzer工具给设计者进行功耗估算。EPE是一个EXEL表格，在Altera的网站上可以下载得到。PowerPlayPowerAnalyzer是以门级仿真的输出作为输入来分析估算
发表于 11/27/2011 9:13:30 PM
阅读（3494）
如何使用QII中In-System Memory Content Editor
In-SystemMemoryContentEditorQuartusII提供工具实时修改存储器中的存储值，这就是In-SystemMemoryContentEditor。首先分析该工具的好处和限制，
发表于 11/20/2011 9:40:07 PM
阅读（3218）
使用In-System Sources&Probes进行调试
之前写过如何使用QII中In-SystemMemoryContentEditor，今天使用了一下In-SystemSources&Probes，总结一下使用体会。顾名思义，在系统源和探测器主要包含两部分，一是驱动源，二是探测器。经由Jtag口该工具通过探测器（Probes）最多可以观察256个信号的状态，通过源
发表于 11/20/2011 9:30:50 PM
阅读（2506）
关于Receiver中Byte Ordering的设置
Altera的Transciever中的ByteOrdering设置用的较少,但是在现实调试中经常发现Reciever接收到的数据会字节颠倒,甚至于字节混乱,虽然Altera在Transceiver中提供了WordAligner和RateMatchFIFO,感觉那些自动调整不能100%解决问题.研究B
发表于 11/20/2011 9:21:38 PM
阅读（2994）
谈谈Altera FPGA的配置
不管Xilinx还是Altera，FPGA的配置模式或者方法多样，尤其是Altera器件，什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关心到硬件的设计，但是FPGA的硬件设计者对于FPGA的配置设计是一个基本要求，当然一般不可能要求每个FPGA硬件设计者对每一种配
发表于 11/20/2011 9:14:18 PM
阅读（3150）
