[ZedBoard测评] 创建基于AXI Lite总线的vga测试IP核（三）（软件部分）
2、软件设计从PlanAhead导出硬件信息后，首先看一下SDK自动生成的system.xml文件，看看vgaIP核有木有加进来，地址是多少~看到上图的结果，就知道IP核已经添加成功了。2.1、新建工程File->New->XilinxCProject工程模板选择HelloWorld，工程名改成vga_ip_test_0，然
发表于 12/14/2012 12:08:23 AM
阅读（10450）
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(二)（巨长，慎入）
接着上篇来，这篇处理完所有硬件相关的东西，本来想把软件部分一起发，结果实在太长，自己都受不了了~再开个（三）吧！1.3、创建PL系统（vga测试IP核）1.3.1、利用向导新建IP核Step1）在XPS(XilinxPlatformStudio)中选择Hardware菜单下的CreateorImportPeripheral...选
发表于 12/13/2012 11:00:27 PM
阅读（9549）
[ZedBoard测评]PS+PL的VGA显示
今天自己新建了一个VGA测试用的IP核，通过AXI-LITE总线和PS连接在一起作为硬件平台。串口向PS发送测试画面选择命令，PS根据接收到的命令，生成对应的测试画面。涉及到的知识主要有基于AXI-LITE总线的IP的新建，M
发表于 12/10/2012 12:13:40 AM
阅读（13106）
[Zedboard测评] 使用PL实现简单的VGA测试
硬件平台：Ｚｅｄｂｏａｒｄ开发工具：ＩＳＥ１４.２(ＰｒｏｊｅｃｔＮａｖｉｇａｔｏｒ)用ＷｉｎｄｏｗｓＬｉｖｅＷｒｉｔｅｒ写的，感觉方便了很多，不知道效果咋样～之所以先用ＰＬ做ＶＧＡ显示测试，是为接下来设计ＶＧＡ显示控制ＩＰ核打基础，首先设
发表于 12/9/2012 8:41:20 PM
阅读（8998）
