缺失的FPGA Editor？
ISE中，一个极为强大的组件为FPGAEditor，而在Vivado中，似乎缺失了这一实用的功能。事实上，并没有！1.在设计中，打开ImplementationDesign。在Device界面中可以看到设计在FPGA芯片中的布局。2.为了便于观察，这里只选取部分设计作为实例。首先看一下设计的RTL图3.在De
发表于 9/29/2014 3:01:28 PM
阅读（5399）
Vivado Logic Analyzer的使用（二）
本文基于Vivado2014.2，阅读前请参考前文http://blog.chinaaet.com/detail/37264之前的设计都是出发后直接捕获数据。其实，与chipscope类似，可以设置捕获数据的条件。1.将Capturemode设置为BASIC。2.在BasicTriggerSetup下面可以
发表于 9/27/2014 11:58:42 PM
阅读（4758）
Vivado Logic Analyzer的使用（一）
本文基于Vivado2014.2，通过一个简单的设计来讨论VivadoLogicAnalyzer的功能。在上一篇http://blog.chinaaet.com/detail/37242中，设置好了需要捕获的信号。完成Implementation后，生成bit文件，打开HardwareManager，下载并配置好FPGA，开始VivadoLogicAnalyzer的使用
发表于 9/27/2014 12:11:29 AM
阅读（4367）
Vivado Logic Analyzer的进一步探讨
本文基于Vivado2014.2，代码基于文章http://blog.chinaaet.com/detail/37239中使用的代码。这一篇仅讨论在综合后的Netlist中选择信号进行捕获的方法。第一个问题就是，只有Nets下的信号可以设置markdebug。从原理上来说是很不合理的。Chipscope的捕获界面中，只有Reg信
发表于 9/22/2014 11:16:07 PM
阅读（3740）
Vivado的不足之处
与ISE相比，Vivado的优势不言而喻，但是鉴于Vivado还不够稳定，出现的问题也很多。下面列举一二。1.缺失iMPACTISE的iMPACT绝对是ISE最强大的工具之一。目前为止，在配置这个方面，Vivado还缺失这个重量级的帮手。在iMP
发表于 9/9/2014 7:33:33 PM
阅读（8346）
vivado中dcp的使用
Vivado相比与ISE的一个进步就在于整个软件是一个整体，而不像ISE，分为多个独立的软件进行协同工作。能体现这一点的一个地方，就是Vivado的checkpoint，简称dcp。在project流程中，Vivado会自动保存dcp，同时对
发表于 9/4/2014 5:14:36 PM
阅读（16028）
Vivado的在综合和实现步骤上的进步
FPGA的设计流程中，出去编写代码，仿真和上板调试，主要的步骤还有综合（Synthesis）和实现(Implementation)。这两部分主要是由EDA工具完成。综合是FPGA设计中总要的步骤，其直接决定最终是否可以通过测试。而对
发表于 8/19/2014 10:04:22 PM
阅读（8299）
浅谈Vivado的优缺点
作为Xilinx新一代的开发工具套件，Vivado在各方面都有极大的提升。Xilinx在2008年开始研发Vivado，2011年推出测试版本，可见Xilinx对Vivado的重视程度。目前，Vivado的最新版本为2014.2。在这里，总结一下Vivado相对于
发表于 8/1/2014 5:09:42 PM
阅读（21153）
Tcl在Vivado中的使用
Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看了大家很多的博文，基本上都是用GUI创建工
发表于 7/28/2014 9:52:10 AM
阅读（13044）
