再诡异的现象背后可能只是一个傻x的低级错误—谈调试心态
今天调试一个小模块，FPGA的24号引脚作为输入端，在此引脚上外部给一个恒定的0电平，理论上程序应该一直读为0电平，在开机的前10s，程序内部读取该引脚为0，可是10s后始终读取为1，而且问题可以重复再现。按照常规，首先检查24号引脚是否连接正常，粗看了一下，和
发表于 6/13/2012 8:18:07 PM
阅读（1816）
