mdykj33

基于ALTERA实现的8位verilog加法器

明德扬至简设计法设计的8位加法器

基于ALTERA实现的8位串行乘法器

明德扬至简设计法设计的8位串行乘法器,利用左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的N次方的累积和。

基于ALTERA实现的4位流水线乘法器

明德扬至简设计法设计的4位流水线乘法器,比串行乘法器速度快很多。

基于ALTERA实现的16位复数乘法器

明德扬至简设计法设计的16位复数乘法器,比一般乘法器更加节省乘法器资源。