mdykj33

没有基础可以学FPGA设计吗?(FPGA设计难吗)(学FPGA需...

很多初学者觉得学FPGA很难,需要很多的基础,得懂VERILOG设计、会画原理图,会画PCB,还有各种各样不同接口,是这样吗? 关于这一点我给大家讲一下我从事这个行业十余年的感受。就比如开汽车,我用三年时间来教你汽车原理、机械动能、轴距转...

明德扬fpga公开课系列视频,长期更新!!

1.腾讯课堂第一课-fpga设计法SPI接口设计2.腾讯课堂第二课-SCCB接口、AD采集接口设计3.如何读懂别人的代码4.算法的verilog实现-FIR滤波器的设计实现5.FPGA原码补码运算_fpga学习6.基于FPGA小数的加减法实...

算法的verilog实现-FIR滤波器的设计实现

上周星期天(12月17日)全网公开课《算法的verilog实现-FIR滤波器的设计实现》(ps:培训班大部分是学习设计技巧,如给定功能,如何进行设计等。这才是FPGA工程师的核心能力!!QQ:8546,18250) http://www.m...

FPGA至简设计法为什么这么简单

由潘文明先生开创的IC/FPGA至简设计法,具备划时代的意义。这种设计方法不仅将IC/FPGA学习难度降到了最低,同时将设计过程变得简单,并规范了代码避免了混乱,将出错几率降到最低。下面我们来看看是如何实现的吧。一、 知识点集中化。(实例实...

FPGA-全网公开课-第01期录播-《如何读懂别人的代码》

?ω? ?ω? ?ω?福利来啦!明德扬公开课视频,如何读懂他人的代码http://www.mdy-edu.com/product/586.html.如想目前您正解决技术项目问题,随时call我(q854618250),希望能帮到您

【转】明德扬FPGA-全网公开课-第01期-《如何读懂别人的代码》

本次公开课主题: 无论是学习还是工作中,难免都要阅读他人的代码。但这一过程许多人都感觉非常痛苦:不明白作者的意图,不明白为什么要有这个信号,这个信号有什么用,作者到底是如何想到这个信号的。理解代码都非常困难,更别说是定位问题,修...

助力中国芯片业崛起,潘文明2017全国高校FPGA巡讲开幕

智能时代的到来,令芯片的需求与日剧增。中国每年均需消耗占全球四成以上的芯片,成为最大的芯片需求国。据海关总署数据,截至2017年10月底,本年度中国集成电路进口金额已高达2071.97亿美元。由于部分芯片还存在需求缺口,实际需要进口的芯片比...

让我们一起打起FPGA工程师就业保卫战

就业,已经成为了一个没有硝烟的战场。参与这场战争的每一个人的最终目的就是取得胜利(找到满意的工作并能生存发展下去)。某种意义上,我们可以把FPGA设计看成职场竞争中的一个优秀兵种,其具备的诸多优势,在这里不做过多说明。就FPGA学习者而言,...

FFT至简设计法实现法_FFT算法_蝶形运算_fpga

DIT-FFT至简设计实现法1、 DIT-FFT算法的基本原理有限长序列的N点DFT定义为:,式中。DFT在实际应用中很重要,但是如果直接按DFT变换进行计算,当序列长度N很大时,计算量会非常大,所需时间也很长,因此常用的是DFT的一种...

用至简设计法进行PWM流水灯设计

脉冲宽度调制(pulse width modelation)简称PWM,利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用在从测量、通信到功率控制与变换的许多领域中脉冲宽度调制是利用微处理器的数字输出来对模拟电路进行控...

【潘文明至简设计法系列教程】D触发器、波形、代码

在学习verilog之前,我们先学习一下D触发器以及它的代码。FPGA的设计基础是数字电路,因此很多同学会认为我们要先学好数字电路之后,才学习FPGA。但是,数字电路教材的内容很多.例如:JK触发器、RS触发器、真值表、卡诺图等。但是,这里...

基于ALTERA实现的8位verilog加法器

明德扬至简设计法设计的8位加法器

明德扬至简设计法设计的IP核加法器

明德扬至简设计法设计的IP核加法器,在Quartus II 和ISE中都有加法器的IP core,可以完成无符号数和有符号数的加、减法,支持有符号数的补码、原码操作及无符号数的加、减操作,引入了最佳流水线操作,可以方便的为用户生成有效的加法...

基于ALTERA实现的8位串行乘法器

明德扬至简设计法设计的8位串行乘法器,利用左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的N次方的累积和。

基于ALTERA实现的4位流水线乘法器

明德扬至简设计法设计的4位流水线乘法器,比串行乘法器速度快很多。