Does anyone have used the IPCore of SICK encoder
有没有人使用过SICK编码器的IPCore？本人通过IPCore的接口去操作编码器中的EEPROM，发现不能设置accesslevel并且好像读写偏移地址设置无效...thanks!
发表于 2014/8/23 16:03:11
阅读（1188）
FPGA与DSP的SPI通信
最近在调试FPGA与DSP通信，使用SPI；基本的SPI时序，以及操作都没有问题，现在的问题是：此SPI通信协议包含的数据类型有150个，如，温度、压力、错误、警告等等；&nb
发表于 2014/6/19 23:06:58
阅读（3485）
求助帖：两个单独FPGA程序和一起运行出错？？？
两个单独的FPGA程序：程序A和程序B，开始单独编写，在基本功能调试完成之后将其合并在一起，但就是合并在一起之后运行就不正常了。并且，若将程序A源文件加入到程序中进行综合编译，则程序A无法运行；若将程序B源文件加入到程序中进行综合编译，则程序B无法运行；基于此
发表于 2014/6/10 8:11:37
阅读（2521）
fifo的verilog实现
//designfifowithRAMorusingregister//depth=8,width=8;modulesync_fifo(clk,rst,clr,wr_en,rd_en,datain,dataout,fifo_cnt,full,empty);inputclk,rst;inputclr;//syncclearinputwr_en;inputrd_en;input[WIDTH-1'b1:0]datain;output[WIDTH-1'b1:0]dataout;output[WIDTH-
发表于 2014/5/21 13:16:31
阅读（2222）
Verilog中parameter和define的区别(转)
1、语法声明：parameterxx=yy;`defineXXYY使用：xx`XX2、作用域parameter作用于声明的那个文件；`define从编译器读到这条指令开始到编译结束都有效，或者遇到`undef命令使之失效。如果想让parameter或`define作用于整个项目，可以将如下声明写于单独文件，
发表于 2014/5/19 15:14:28
阅读（1797）
VHDL学习
一直使用VerilogHDL编程，VHDL仅仅偶尔看过，并未系统学习，趁此空隙学习下~一、VHDL程序的基本结构1.库的引用library库名use
发表于 2014/5/6 18:51:58
阅读（2172）
EMIFA接口
EMIFA为DSP芯片与众多外部设备之间提供一种连接方式，最常见的用途就是同时连接FLASH和SDRAM，同时可实现DSP与FPGA之间的高速连接。此处，在FPGA内部实现EMIFA接口主从通信，即：主机模块通过EMIFA接口对从机模块（EMIFA接口对外）进行配置或通信。从机接口定义EMIFA接
发表于 2014/5/5 17:17:20
阅读（3320）
基于FPGA的SPI串口之二
SPI的另一个Verilog程序，此设计，加入fifo用以缓存发送或接收数据，同时，master与slave的transferregister通过mosi和miso相连，形成环路，此设计更符合SPI协议wfempty-->发送fifo空信号bit&nbs
发表于 2014/4/25 17:58:32
阅读（1764）
基于FPGA的SPI
spi最早由motorola提出是一个种duplex、synchronous、serial通信方式主要管脚信号:mosi:masteroutput,slaveinputmiso:masterinput,slaveoutputsclk:serialclockss_n:selectsignal两个关键控制位CPOL----SPIClock
发表于 2014/4/24 18:34:53
阅读（1607）
如何用FPGA实现显示菜单级？
网上能找到关于显示菜单级的资源，都是基于单片机或者是用软核实现的，而未检索到基于FPGA硬件，不需软核实现的菜单级，当然，基于软核有其优点，但，在此想实现一个基于FPGA硬件描述语言的菜单级工程，说白了，就是用verilog或VHDL实现，而不用C语言实现，实现功能的同
发表于 2014/4/18 13:59:13
阅读（1440）
wishbone bus共享
wishbonebus多主机单从机共享wishbonebus参阅：http://blog.csdn.net/column/details/ce123-wishbone.html实现两个主设备通过共享wishbone总线访问单个从设备。modulewb_2m_1s(//WISHBONEcommonwb_clk_i,wb_rst_i,//WISHBONEMASTER1m1_wb_adr_i,m1_wb_sel_i,m1_wb_we_i,
发表于 2014/4/14 21:38:43
阅读（1972）
4层PCB
JTAG隔离方案，开始画了一个2层板，初次画犯了好多错--过孔直接打在焊盘下；过孔径过小，一般过孔径要大于走线宽度；讨论之后决定改为4层板，设置电源层和地层，对于电源和地连线可直接进行打孔，减少走线，方便布局。因为隔离器件，左右两部分电源需隔开，隔离之前部分
发表于 2014/4/12 15:32:13
阅读（2458）
FPGA程序设计想法
通过写LCD程序，虽然程序还在完善之中，我觉得设计FPGA程序，重要的是：状态机+代码风格良好的状态机奠定了程序的基础，功能强壮，可移植性，可扩展性均取决于它，而清晰的代码风格有助于代码维护，优化资
发表于 2014/4/9 8:49:22
阅读（1326）
Allegro中元器件封装制作方法与步骤
1.File/New在drawingname中敲入新零件名(封装名)，并在drawingtype中选packagesymbol2.设作图环境.setup中parameter3.加入焊点，选addpin或其图标，在右侧option项目中选择。放置焊盘，可用命令>>x004.文字面(丝印)绘制silkscreen.选addline，option
发表于 2014/3/29 11:34:51
阅读（1844）
JTAG隔离
上个月在调试FPGA的过程中，不慎下载FPGA程序的USB-blaster发生爆炸，不仅USB-blaster烧坏，而且自己的控制板也烧毁，损失惨重而且耽误调试进度，原装进口的USB-blaster，价格较贵2000RMB，一般不会发生此类情况为防止再次发生，指导师傅建议在板子和USB-blaster之间做
发表于 2014/3/28 19:28:55
阅读（2913）
