MiZ702学习笔记4——熟悉EDK从纯PS开始
上次笔记中,我们利用vivado新建了一个工程，仅仅用到了zynq的PL部分，也就是FPGA的部分，点亮了一个流水灯。这次我们我们就单单玩玩PS部分，也就是ARM部分，熟悉下这部分的开发流程。创建工程的过程和上一篇笔记是一样的，这次我们首先创建一个Block文件，用于放置IP。
发表于 2015/6/30 10:49:02
阅读（4332）
MiZ702学习笔记3——熟悉Vivado开发流程从PL开始
废话不说，直接进入主题～～～1、选择菜单栏File->NewProject:2、为工程取名3、选择RTL项目4、由于MiZ702和zed高度兼容，我们不妨试试直接选择ZedBoard，当然这仅仅是个尝试哈哈，如果是比较严谨的项目，还是跟新芯片型号选择。5、完成工程就创建好了，我们来看下主
发表于 2015/6/20 7:22:35
阅读（4108）
MiZ702学习笔记2——奔跑吧vivado
上一节一上来就是Linux，不是炫耀我们的MiZ702能跑Linux，而是为了方便的把外设一次性测试完。大家都知道MiZ702精华在于FPGA与ARM的完美融合，就像太极一样阴阳调和——软中有硬，串并结合！FPGA，ARM浑然一体，各司其职，可谓无所不能。正所谓，工欲
发表于 2015/6/11 8:36:58
阅读（3542）
MiZ702学习笔记1——奔跑吧Linux
刚拿到MiZ702，就被他的“外貌”深深的吸引，核心板加底板的形式让她看上去，强大而神秘～～华丽的外表之下是否有着与之相当的内含呢，我们拿Linux将其检验一番！板载的TF卡里已经为我们准备好了，启动文件，以及镜像文件。只要打开电源Linux就可以在MiZ702上流畅运行。
发表于 2015/6/11 8:30:21
阅读（2664）
论FPGA建模，与面向对象编程的相似性
很久没有写FPGA方面的博客了，因为最近一直在弄一个绘图的上位机。我觉得自己建模思想还不错，但是面向对象思维总是晕的。突然有一天发现，两者居然有这么对共同之处，完全可以相互启发啊。就简单聊下,抛
发表于 2015/4/27 10:08:51
阅读（2463）
【FPGA】LUT LATCH 傻傻分不清楚
LUT（Look-Up-Table）：查找表。LUT本质上就是一个RAM。它把数据事先写入RAM后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。LATCH：就是锁存器。由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持
发表于 2014/7/26 11:31:03
阅读（7208）
【红色飓风Nano二代测评】FIFO易错点时序分析
一直想写一篇关于FIFO的文章，这次为了给LCD(TFT)打造接口，必须添加FIFO。从而对Xilinx的FIFO进行了时序测试，发现和Altera的FIFO用法和时序基本是一样的。在读FIFO时候，有一个错误是很容易忽略的。就是没有将FIFO“读空”。可能你会觉得这怎
发表于 2014/4/20 9:53:25
阅读（7446）
inout仿真终极方案
仿真inout确实是个麻烦事，同一个端口，既要写TestBeach输入激励信号，又要观察输出的响应信号。但是往往，就看到了自己的输入激励，而看不到响应信号，今天就通过一个例子，提出一个简单的仿真方案。首先，建模部分如下：1:moduleinout_test2:
发表于 2014/3/27 10:03:44
阅读（3512）
