ARM你必须知道的事儿——为啥“PC = PC + 8”？
为啥是“PC=PC+8”；“PC=PC+8”其实这样写容易让人蒙了。“PC=PC+8”真正含义应该是：执行处代码地址=PC-8；也就是说，”PC指向的地址“领先“执行处代码地址”8个字节；也就是说“PC=PC+8”中的第二个PC，其实表示是“执行处代码地址”然后，理解为啥是8？首先，arm的
发表于 5/11/2015 4:55:33 PM
阅读（2217）
论FPGA建模，与面向对象编程的相似性
很久没有写FPGA方面的博客了，因为最近一直在弄一个绘图的上位机。我觉得自己建模思想还不错，但是面向对象思维总是晕的。突然有一天发现，两者居然有这么对共同之处，完全可以相互启发啊。就简单聊下,抛
发表于 4/27/2015 10:08:51 AM
阅读（2641）
vs如何将工程配置，保存到属性表
上次讲到新建一个opencv工程的配置过程，整个流程下来还是非常麻烦的。每次新建一个工程都要走这个流程的话就要疯了！现在介绍一种将工程配置，保存到属性表的方法，那么下次新建工程时，只要添加这个属性表，整个配置就完成了～～首先新建一个工程，随便什么工程。打开
发表于 1/16/2015 5:12:41 PM
阅读（2718）
VS与Opencv的亲密接触之安装配置过程
最近想把FPGA采集的图像，上传到上位机显示，看到Opencv能帮大忙，所以就折腾折腾！我用的是VS2012和opencv-2.4.10-2.4.10（目前的最新版本），哪个版本无所谓，本文都将适用。首先安装opencv，安装过程仅仅就单击下exe即可；我安装到目录C:\opencv，安装好了之后，看下
发表于 1/15/2015 11:49:07 AM
阅读（3321）
typedef你真的理解么？
typedef，用最简单的话去诠释他，那么就是给类型取别名!!!但是他并没有你想象的那么简单！举例：typedefintsize;//那么int就有一个别名叫size了，以后就可以sizei什么的了；看到这里，如果你仅仅认为typedef不过如此，不就是把第一个参数（类型名），等同于第二个
发表于 1/3/2015 6:23:26 PM
阅读（2237）
【arm学习】我的第二个裸板程序之链接地址与存储地址
我的第二个裸板程序的目的是，将程序在arm外接的SDRAM上运行程序，而不是，arm的片内ram。再此之前先得聊一聊“链接地址”和“存储地址”。还记得，第一个裸板程序的链接地址是如何确立的吗？arm-linux-ld-Ttest0x0000000来指定了代码段的起始地址。也就是说代码的链接
发表于 11/29/2014 4:02:27 PM
阅读（5406）
【arm学习】我的第一个裸板程序
初学ARM感觉写个裸板程序还真的不容易，可能是没有用到ADS，keil之类的开发平台的缘故吧。编译，链接过程在linux平台上完成，这样学起来更有实感，还能顺便熟悉linux环境，以及命令，何乐而不为呢？为此得准备一些必要的基础知识，前几篇博客总结一些汇编的指令，以及ma
发表于 11/26/2014 11:51:05 AM
阅读（4221）
[arm学习]makefile学习总结
makefile不仅仅是一个命令的集合体，其中有一些规则是需要理解掌握的。首先，了解makefile的规则：//-----------格式----------目标：依赖1，依赖2（TAP键）命令//-------------------------1、目标，就是我们想生成的文件。2、依赖往往是我们已经有的文件，是生
发表于 11/25/2014 5:26:00 PM
阅读（4141）
[arm学习]adr adrl ldr mov总结整理
ADR这是一条小范围的地址读取伪指令,它将基于PC的相对偏移的地址值读到目标寄存器中。使用的格式：ADRregister,exper。在编译源程序时，汇编器首先计算出当前PC值（当前指令位置）到exper的距离,然后会用一条ADD或者SU
发表于 11/24/2014 5:36:12 PM
阅读（3838）
[arm学习]汇编跳转指令总结
目前所知道的跳转指令有b,bl,bep,bne.他们共同点是都是以b开头，首先从字面上分析：b：是Branch，表示分支。bl：是BranchLink表示带连接的分支。bep：Branch，Equalbne：Branch，NotEqual。B或BL指令引起处理器转移到"子程序名"处开始执行。两者的不同之处在于BL指令在
发表于 11/22/2014 4:38:20 PM
阅读（2609）
[arm]虚拟机，2440开发板，主机三者互通
想实现3着互通先必须保证三者的网段是相同的：首先查看电脑主机的IP：然后再看看虚拟机的IP：惊喜的发现，他们在一个网段上～～～那就不用改了～～再去看看开发板上的IP：这里注意，输入命令时，是在进入系统后输入的（先敲下回车键），而不是uboot。这里发现网段，也是
发表于 11/1/2014 4:37:14 PM
阅读（3954）
『vivado』自制IP核全过程 + SDK注意事项
硬件平台：ZedBoard软件平台：vivado2014.2首先新建一个工程之后，出现如下界面～～nextnext，创建一个AXI4总线的IP：至此，一个AXI4总线的模型的框架就建好了，不过既然是自制，当然是需要加入自己东西咯～～不急，继续，新建一个Block，用来放置IP核们，GO！GO！GO！
发表于 9/27/2014 1:55:09 PM
阅读（23320）
[vivado]SDK那些事儿——初试
前言：笔者在cuter的一步步指导之下，完成的。虽然字是笔者自己码的。但是基本每一个步骤都是在cuter的帮助下完成的。所以如果，您读了这篇文章，觉得有帮助。那么请将票投给cuter。http://blog.chinaaet.com/detail/3
发表于 9/11/2014 8:27:13 PM
阅读（30383）
『转』zedboard（zynq）怎么学，学习资料和推荐书籍
转载于：http://blog.csdn.net/tianhen791/article/details/12657071以下提供的资料，若未提供链接，直接百度搜索引号里的关键字即可（1）“Zedboard评测（一）"——Demo演示：这篇资料可作为拿到zedboard板时候的动手体验资料，包括驱动软件安装，和板子上跳接帽
发表于 8/8/2014 11:00:27 PM
阅读（7926）
【verilog】循环与计数
在verilog的世界里，循环与计数有着“暧昧的”关系。不知道，读者有没有这种感觉——明明我想循环10次，结果怎么才9（却有11）次？？明明我想延时10个时钟，为什么只有9（却有11）？？这种不确定感觉，也曾经一度困扰这笔者，今天我们就让“循环”和“计数
发表于 7/31/2014 9:03:50 AM
阅读（3694）
