用Ｖｅｒｉｌｏｇ实现基于ＦＰＧＡ的通用分频器
在复杂数字逻辑电路设计中，经常会用到多个不同的时钟信号。介绍一种通用的分频器，可实现2～256之间的任意奇数、偶数、半整数分频。首先简要介绍了FPGA器件的特点和应用范围。接着介绍了通用分频器的基本原理和分类，并以分频比为奇数7和半整数6.5的分频器设计为例，介
发表于 2012/2/25 7:31:17
阅读（2631）
