FPGA模块划分
模块划分基本原则： (1)对每个同步时序设计的子模块的输出使用寄存器(用寄存器分割同步时序模块原则)。 (2)将相关逻辑和可以复用的逻辑划分在同一模块内(呼应系统原则)。 (3)将不同优化目标的逻辑分开。 (4)将送约束的逻辑归到同...
发表于 3/16/2017 2:12:16 PM
阅读（2561）
数字下变频的FPGA实现
摘要：本文介绍了数字下变频的组成结构，并通过一个具体的实例，给出了FPGA实现的具体过程。关键词：FPGA；数字下变频；VHDL本文引用地址：http://www.eepw.com.cn/article/90424.htm引言 数字化中频...
发表于 9/6/2016 11:14:54 PM
阅读（5726）
数字下变频
摘要： 阐述了雷达中频正交采样的原理, 研究了使用 System Generator实现数字下变频的一种自顶向下的新型设计方法。在 Simulink中进行了功能仿真验证, 生成了 HDL代码, 并在 X ili nx FPGA中进行了 RT...
发表于 9/6/2016 11:03:21 PM
阅读（2402）
FPGA中PLL与DCM的讨论
把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来说，什么时候用DCM、PLL、PMCD和MMC...
发表于 7/14/2016 5:48:00 PM
阅读（4948）
锁存器、触发器、寄存器和缓冲器的区别（转）
一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器不同于触发器，...
发表于 7/8/2016 5:16:41 PM
阅读（2981）
FPGA中时钟问题
1.FPGA的全局时钟是什么？ FPGA的全局时钟应该是从晶振分出来的，最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的。2. 全局时钟和BUFG:BUFG，输入为固定管脚，输出为H型全铜全局高...
发表于 7/6/2016 6:39:52 PM
阅读（3466）
DDR工作原理
DDR SDRAM全称为Double Data Rate SDRAM，中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主...
发表于 5/4/2016 4:07:48 PM
阅读（2756）
fpga中latch
一直都知道fpga中有latch这么一回事，但是一直都不太清楚到底什么是锁存器，它是怎么产生的，它到底和寄存器有多少区别，它怎么消除。为什么说他不好？ 一 什么是latch 锁存器是一种在异步时序电路系统...
发表于 4/27/2016 3:56:06 PM
阅读（2078）
SPI，I2C，UART三种串行总线协议的区别
SPI、I2C、UART三种串行总线协议的区别第一个区别当然是名字： SPI(Serial Peripheral Interface：串行外设接口); I2C(INTER IC BUS) UART(Universal...
发表于 4/25/2016 4:19:14 PM
阅读（4938）
怎么正确拔插fpga开发板的JTAG仿真器
引子无论是客户反馈，还是自己亲身经历，USB-Blaster不能下载配置FPGA的情况时有出现。究其原因，大致有如下几条：1. FPGA器件上的JTAG相关引脚出现故障；2. USB-Blaster坏了；3. 10针JTAG线缆没有压制好。...
发表于 3/29/2016 9:26:53 PM
阅读（2352）
modelsim波形查看快捷键
鼠标操作： Ctrl+鼠标左键从左上向右下拖拉：放大（选中区域） Ctrl+鼠标左键从左下向右上拖拉：缩小 Ctrl+鼠标左键从右下向左上拖拉：缩放至满屏 鼠标左键拖拉：移动最近的光标...
发表于 3/29/2016 4:35:40 PM
阅读（4311）
verilog存储器详解
存储器是一个寄存器数组。存储器使用如下方式说明：reg [ msb: 1sb] memory1 [ upper1: lower1],memory2 [upper2: lower2],. . . ；例如：reg [0:3 ] MyMem [0...
发表于 3/23/2016 11:37:19 AM
阅读（2201）
FPGA内部结构
本文主要以Xilinx Virtex Ⅱ系列为例，对FPGA内部结构作简要介绍，其内容主要来自Xilinx Virtex Ⅱ datasheet、user guide、以及其它来自Xilinx网站上的资料。内部结构概述FPG...
发表于 3/22/2016 9:01:19 PM
阅读（4796）
FPGA用户约束文件
FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后...
发表于 3/22/2016 5:45:06 PM
阅读（2681）
FPGA文件类型
上面这些文件可以分为五类： 1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配...
发表于 3/22/2016 5:38:52 PM
阅读（2820）
